半导体器件物理简答题文档格式.docx

半导体器件物理简答题文档格式.docx

《半导体器件物理简答题文档格式.docx》由会员分享，可在线阅读，更多相关《半导体器件物理简答题文档格式.docx（12页珍藏版）》请在冰豆网上搜索。

②由于反偏电压越大，空间电荷区的宽度越大。

势垒电容相当于极板间距为耗尽层宽度的平板电容，电容的大小又与宽度成反比。

所以随着反偏电压的增加，势垒电容反而下降。

3.什么是单边突变结？

为什么pn结低掺杂一侧的空间电荷区较宽？

①对于一个半导体，当其P区的掺杂浓度远大于N区〔即Nd>

>

Na〕时，我们称这种结为P+N；

当其N区的掺杂浓度远大于N区〔即Na>

Nd〕时，我们称这种结为N+P。

这两类特殊的结就是单边突变结。

②由于PN结空间电荷区Ｐ区的受主离子所带负电荷量与Ｎ区的施主离子所带正电荷的量是相等的，而这两种带电离子是不能自由移动的。

所以，对于空间电荷区的低掺杂一侧，其带电离子的浓度相对较低，为了与高掺杂一侧的带电离子的数量进展匹配，只有增加低掺杂一侧的宽度。

因此，ＰＮ结低掺杂一侧的空间电荷区较宽。

4.对于突变p+-n结，分别示意地画出其中的电场分布曲线和能带图：

①热平衡状态时：

突变p+-n结的电场分布曲线：

突变p+-n结的能带图：

注：

画的时候把两条虚线对齐。

5.画出正偏时pn结的稳态少子浓度分布图。

6.画出正偏pn结二极管电子和空穴电流图。

7.解释pn结二极管扩散电容形成的机制；

解释产生电流和复合电流的形成机制。

①在扩散区中存在有等量的非平衡电子和空穴的电荷,在直流电压下的少子浓度会随其中的交流成分的改变而改变。

随着外加电压的变化，由于少子浓度变化而形成的少子电荷存储量的变化△Ｑ不断地被交替充电与放电，从而表现为电容效应，少子电荷存储量的变化与电压变化量的比值即为扩散电容。

②反偏产生电流的形成机制：

反偏电压下，空间电荷区产生了新的电子—空穴对，由于反偏空间电荷区的电子浓度与空穴浓度为零，这些新产生的电子—空穴对会重新建立新的热平衡。

电子—空穴对一经产生，就会被电场扫出空间电荷区。

这些被扫出电荷流动产生的电流即为反偏产生电流。

正偏复合电流的形成机制：

当PN结外加正偏电压时，电子与空穴会穿过空间电荷区注入到相应的区域，电子与空穴在穿越空间电荷区时有可能会发生复合，这局部复合的电子与空穴的相对运动形成的电流即为复合电流。

8.什么是存储时间？

P区与N区均存在过剩载流子。

空间电荷区边缘的过剩载流子由正偏PN结电压维持。

当外加电压由正偏变为反偏时，空间电荷区边缘处的少子浓度就不能再维持，于是就会慢慢衰减，如下列图所示。

空间电荷区边缘少子浓度到达热平衡值时所经历的时间ts即为存储时间。

存储时间，反向电流大小是根本不变的。

9.为什么随着掺杂浓度的增大，击穿电压反而下降？

随着掺杂浓度的增大，杂质原子之间彼此靠的很近而发生相互影响，别离能级就会扩展成微带，会使原来的导带底下移，造成禁带宽度变窄，不加外加电压时，能带的倾斜处隧道长度Dx变得更短，当Dx短到一定程度，当加微小电压时，就会使P区价带中的电子通过隧道效应穿过窄窄的禁带而到达N区导带，使得反向电流急剧增大而发生隧道击穿。

所以，掺杂浓度越大，禁带宽度越窄，也就越容易发生隧穿，击穿电压也就越小。

10.画出有偏压时理想金属半导体结的能带图，在图上标出肖特基势垒。

左边是N型金属半导体结能带图，右边是P型金属半导体能带图，肖特基势垒图中已标出。

11.比拟肖特基二极管和pn结二极管正偏时的I-V特性。

1.I-V关系式形式一样，由于电流输运机制不同，肖特基二极管的电流要比pn结的大几个数量级。

2.相应的肖特基二极管的导通压降也比拟低。

3.因为肖特基二极管是单极性器件，只有多子，少子很少，可认为无少子存储电荷，高频特性好，开关时间短，一般在ps数量级。

pn结开关时间在ns数量级。

12.什么是异质结？

用两种不同材料组成的一个结叫做异质结，它可以按照不同的分类标准又分为由导电类型一样的两种不同材料所形成的同型异质结和由导电类型相反的两种不同材料所形成的反型异质结，以及突变异质结和缓变异质结。

13.对于n+pn晶体管〔基区宽度<

<

少数载流子扩散长度〕，分别示意画出其中各个区域中的少数载流子浓度的分布曲线：

①正向放大工作状态；

②截止状态；

③临界饱和状态；

该图C区的少子电子的浓度应维持在平衡浓度上，临界饱和的条件就是〔Vbe>

0,Vbc=0〕.

④深饱和状态。

14共基极电流增益的三个限制因素〔发射极注入效率系数、基区输运系数和复合系数〕的定义和对共基极电流增益的影响。

发射极注入效率系数：

考虑了发射区中的少子空穴扩散电流对电流增益的影响。

该电流是发射极的一局部，但它对晶体管的工作没有作用，因为JpE不是集电极电流的一局部，它的存在会降低共基极电流的增益。

基区输运系数：

考虑了基区过剩少子电子的复合作用的影响。

理想情况下，我们是希望基区中没有复合的，不过复合是不可防止的，所以复合的存在使基区输运系数小于1，也就降低了共基极电流的增益。

复合系数：

考虑了正偏B-E结中的复合的影响。

电流JR对发射极电流有奉献，但对集电极电流没有奉献，所以它的存在也降低了共基极电流的增益。

15.什么是基区宽度调制效应？

该效应的另一个称呼是什么？

事实上，晶体管的基区宽度是B-C结电压的函数，因为随着结电压的变化，B-C结空间电荷区会扩展进基区。

随着B-C结反偏电压的增加，B-C结空间电荷区宽度增加，使得基区宽度减小。

中性基区宽度的变化使得集电极电流发生变化，基区宽度的减小使得少子浓度梯度增加，这种效应称为基区宽度调制效应，又称厄尔利〔Early〕效应。

16.什么是大注入效应？

我们确定少子分布时所用的双极传输方程默认采用了小注入。

但随着VBE的增加，注入的少子浓度开场接近，甚至变得比多子浓度还要大。

如果我们假定准电荷中性，那么p型基区中在靠近发射区的那一侧由于过剩空穴的存在，多子空穴浓度将会增加。

此时发生大注入，促使晶体管发生两种效应①发射极注入效率降低（Webster效应）；

②集电极电流增大速率变慢。

这种效应就是大注入效应。

17.晶体管的截止频率是如何定义的？

限制双极型晶体管的频率响应的延时因素有那些？

.a截止频率fa：

共基极电流放大系数减小到低频值的1/√2时所对应的频率.

b截止频率fb：

共发射极电流放大系数减小到低频值的1/√2时所对应的频率.

.晶体管的频率参数与晶体管的载流子渡越时间有关,它包括电子从发射极到集电极的有效渡越时间、发射结充电时间、发射极扩散电容充电时间、集电结耗尽区渡越时间等。

18.大致绘出p沟道pnJFET的截面图，标明器件工作时的电压极性。

这是n沟道的，类似的p沟道可画出，并标明工作电压极性。

19.定性阐述n沟道耗尽型pnJFET的根本工作原理。

根本工作原理：

如上图1，显示了一个当栅极零偏时的n沟道pnJFET。

如果源极接地，并在漏极上加一个小的正电压，这漏极产生一个漏电流ID。

n沟道实质上是个电阻，因此，对于小的VDS，ID与VDS的曲线接近于线性变化，如上图１所示。

当我们给pnJFET的栅极与源极之间加一个电压后，沟道电导系数就会发生变化，如上图２所示，当在栅极加一个负压时，栅极与沟道形成ｐｎ结反偏，其空间电荷区增宽，沟道宽度变窄，沟道电阻增加。

当反偏电压到达一定程度时，空间电荷区会将沟道完全填满，这种情况称为沟道夹断，此时漏电流几乎为零，因为耗尽层隔离了源端与漏端。

当栅电压为零，漏电压变化时，如上图，随着漏源电压的增大〔正值〕，栅与沟道形成的ｐｎ结反偏，空间电荷区向沟道区扩展。

随着空间电荷区的扩展，有效沟道电阻增大。

此时沿沟道长度方向，沟道电阻随位置的不同而变化，而沟道电流是一个常数，所以沟道压降将随位置的不同发生相应的变化。

如果漏极电压进一步升高，沟道将在漏极处夹断。

漏电压继续增大，漏电流将保持不变，此时晶体管工作在饱和区，漏电流与VDS无关，将表达为栅压控制。

20.分别绘出工作在堆积、耗尽和反型模式下的n型衬底MOS电容的能带图。

堆积模式：

耗尽模式：

反型模式：

21.为什么当反型层形成时MOS电容器的空间电荷区认为到达最大宽度？

当反型层形成时，外表处的的少子浓度等于半导体体多子的浓度，此时所加电压称为阈值电压。

如果栅压大于这个阈值，导带会轻微向费米能级弯曲，外表处导带的变化只是栅压的函数。

然而外表少子的浓度是外表势的指数函数。

外表势增加数伏特〔ＫＴ／ｅ〕，将使电子浓度以１０的幂次方增加，但是空间电荷区的宽度的变换却非常微弱，这种情况下，空间电荷区已经到达了最大值。

22.绘出低频时n型衬底MOS电容器的C-V特性曲线。

当高频时曲线如何变化？

低频时：

高频时：

23.定性阐述MOSFET的根本工作原理。

对于较小的ＶＤＳ，当ＶＧＳ＜ＶＴ时，漏电流为零。

当ＶＧＳ＞ＶＴ时，反型层的厚度会定性的说明相对电荷密度，这时的相对电荷密度在沟道长度方向上为一常数，相应的特征曲线如左上角图所示。

随着漏电压的增大，漏端附近的反型层电荷密度也将减小，漏端的沟道电导减小，ID-VDS特性曲线的斜率也将减小，如右上角图所示。

当ＶＤＳ增大到漏端的氧化层压降等于ＶＴ时，漏端的反型层电荷密度为零，此时漏端的电导为零，即ID-VDS特性曲线的斜率也为零，如左下角图所示。

当ＶＤＳ继续增大，使其大于ＶＤＳ〔sat〕时，沟道中的反型电荷为零的点移向源端。

这时，电子从源端进入沟道，通过沟道流向漏端。

在电荷为零的点处，电子被注入空间电荷区，并被电场扫向漏端。

如果假设沟道长度的变化△L相对于初始沟道长度L而言很小，那么ＶＤＳ＞ＶＤＳ〔sat〕时漏电流为一常数，如右下角图所示。

24.衬底加偏置电压会对器件工作造成怎样的影响？

当在衬底加偏置电压时，氧化层下面的空间电荷区宽度将从初始值XdT开场增加，对于n沟道MOSFET，当有VSB>

0时，将会有更多的电荷与此区有关。

考虑到MOS电中性的条件，金属栅上的正电荷必须增多，以补偿负空间电荷的增多，从而到达阈值反型点。

对于p沟道MOSFET有同样的效果，所以当衬底加偏置电压时，会使MOSFET的阈值电压增加〔p沟道为阈值电压绝对值增大〕。

25.什么是MOSFET的亚阈特性？

对电路工作有何影响？

MOSFET的亚阈特性就是指在|VGS|≦VT时，漏源电流ID并不为零，也就是晶体管不能准确进入关断状态。

如果MOSFET被偏置在等于或稍低于阈值电压时，漏电流并不为零。

在含有数以百万计的大规模集成电路中，亚阈值电流可以造成很大的功耗。

26.为什么通常情况下反型层中载流子的迁移率不是常数？

一是由于迁移率随栅压会发生改变；

二是随着载流子接近饱和速度这个极限，有效载流子迁移率将减小。

这两个原因导致反型层中的载流子的迁移率不会是常数。

27.什么是速度饱和现象？

它对MOSFET的I-V特性