微型计算机技术及应用习题答案Word文档下载推荐.docx

微型计算机技术及应用习题答案Word文档下载推荐.docx

《微型计算机技术及应用习题答案Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《微型计算机技术及应用习题答案Word文档下载推荐.docx（34页珍藏版）》请在冰豆网上搜索。

③能对指令进行译码并执行规定的动作；

④能和存储器、外设交换数据；

⑤提供整个系统所需要的定时和控制；

⑥可以响应其他部件发来的中断请求。

1.3累加器和其他通用寄存器相比，有何不同？

许多指令的执行过程以累加器为中心；

输入/输出指令一般也以累加器来完成。

1.4微处理器的控制信号有哪两类？

一类是通过对指令的译码，由CPU内部产生的。

这些信号由CPU送到存储器、I/O接口电路和其他部件。

另一类是微型机系统的其他部件送到CPU的。

通常用来向CPU发出请求。

如中断请求、总线请求等。

1.5微型计算机采用总线结构有什么优点？

首先是系统中各功能部件之间的相互关系变为各个部件面向总线的单一关系。

其次是一个部件只要符合总线标准，就可以连接到采用这种总线标准的系统中，使系统功能得到扩充。

1.6数据总线和地址总线在结构上有什么不同之处？

如果一个系统的数据和地址合用一套总线或者合用部分总线，那么，要靠什么来区分地址或数据？

1.数据总线是双向三态；

地址总线是单向输出三态。

2.数据和地址复用时，必须有一个地址选通信号来区分该总线上输出的是地址还是数据。

1.7控制总线传输的信号大致有哪几种？

包括CPU送往存储器和I/O接口的控制信号，如读信号、写信号、中断响应信号、存储器和I/O接口区分信号等。

还包括其他部件送到CPU的信号，如时钟信号、中断请求信号、准备就绪信号等。

2.1总线接口部件有哪些功能？

请逐一进行说明。

1.总线接口部件的功能是负责与存储器、I/O端口传送数据。

2.具体讲：

①总线接口部件要从内存取指令送到指令队列；

②CPU执行指令时，总线接口部件要配合执行部件从指定的内存单元或者外设端口中取数据，将数据传送给执行部件，或者把执行部件的操作结果传送到指定的内存单元或外设端口中。

2.28086的总线接口部件由哪几部分组成？

4个段地址寄存器CS、DS、ES、SS；

16位的指令指针寄存器IP；

20位的地址加法器；

6字节的指令队列。

2.38086的执行部件有什么功能？

由哪几部分组成？

1.8086的执行部件的功能是负责指令的执行。

2.4个通用寄存器AX、BX、CX、DX；

4个专用寄存器BP、SP、SI、DI；

标志寄存器FLAGS和算术逻辑单元ALU。

2.4状态标志和控制标志有何不同？

程序中是怎样利用这两类标志的？

8086的状态标志和控制标志分别有哪些？

1.不同之处在于：

状态标志由前面指令执行操作的结果对状态标志产生影响，即前面指令执行操作的结果决定状态标志的值。

控制标志是人为设置的。

2.利用状态标志可进行计算和判断等操作。

利用控制标志可对某一种特定功能（如单步操作、起控制作用。

）可屏蔽中断、串操作指令运行的方向．

3.8086的状态标志有：

SF、ZF、PF、CF、AF和OF计6个。

8086的控制标志有：

DF、IF、TF计3个。

2.58086/8088和传统的计算机相比在执行指令方面有什么不同？

这样的设计思想有什优点？

1.传统的计算机在执行指令时，指令的提取和执行是串行进行的。

8086/8088CPU的总线接口部件和执行部件在提取和执行指令时是并行同时工作的。

2.8086/8088CPU的设计思想有力地提高了CPU的工作效率，这也正是8086/8088成功的原因之一。

2.6总线周期的含义是什么？

总线周期的含义是总线接口部件完成一个取指令或传送数据的完整操作所需的最少时钟周期数。

2.7在总线周期的T、T、T、T状态，CPU分别执行什么动作？

什么情况下需要插入等待状态T？

T在W2W431哪儿插入？

怎样插入？

1.在总线周期的T、T、T、T状态，CPU分别执行下列动作：

4123①T状态：

CPU往多路复用总线上发出地址信息，以指出要寻找的存储单元或外设端口的地1址。

②T状态：

CPU从总线上撤销地址，而使总线的低16位浮置成高阻状态，为传输数据做准2备。

总线的高4位（A~A）用来输出本总线周期的状态信息。

1619③T状态：

多路总线的高4位继续提供状态信息。

低16位（8088为低8位）上出现由CPU写3出的数据或者CPU从存储器或端口读入的数据。

④T状态：

总线周期结束。

42.当被写入数据或者被读取数据的外设或存储器不能及时地配合CPU传送数据。

这时，外设或存储器会通过“READY”信号线在T状态启动之前向CPU发一个“数据未准备好的信号”，于3是CPU会在T之后插入一个或多个附加的时钟周期T。

W33.T插在T状态之后，紧挨着T状态。

33W4.插入的T状态时的总线上的信息情况和T状态的信息情况一样。

当CPU收到存储器或外设完3W成数据传送时发出的“准备好”信号时，会自动脱离T状态而进入T状态。

4W2.8CPU启动时，有哪些特征？

如何寻找8086/8088系统的启动程序？

1.CPU启动时，有以下特征：

①内部寄存器等置为初值；

②禁止中断（可屏蔽中断）；

③从FFFF0H开始执行程序；

④三态总线处于高阻状态。

2.8086/8088系统的启动程序从FFFF0H单元开始的无条件转移指令转入执行。

2.9CPU在8086的微机系统中，为什么常用AD作为低8位数据的选通信号？

0答：

因为每当CPU和偶地址单元或偶地址端口交换数据时，在T状态，AD引腿传送的地址信号必定01为低电平。

而CPU的传输特性决定了只要是和偶地址单元或偶地址端口交换数据，则CPU必定通过总线低8位即AD~AD传输数据。

可见AD可以用来作为接于数据总线低8位上的8位外设接口070芯片的选通信号。

2.108086和8088是怎样解决地址线和数据线的复用问题的？

ALE信号何时处于有效电平？

1.在总线周期的T状态，复用总线用来输出要访问的存储器或I/O端口的地址给地址锁存器18282（3片）锁存；

在其他状态为传送数据或作传送准备。

地址锁存器8282在收到CPU发出的地址锁存允许信号ALE后，锁存地址。

2.ALE信号在每个总线周期的T状态为有效高电平。

1BHE信号和A信号是通过怎样的组合解决存储器和外设端口的读/写的？

这种组合决定了80862.11系统0中存储器偶地址体及奇地址体之间应该用什么信号来区分？

怎样区分？

1.组合情况如下：

A操作所用的数据引腿000从偶地址开始读/写一个字AD~AD015AD1~AD0写一个字节从偶地址单元或端口读/07AD0~AD1从奇地址单元或端口读/写一个字节815从奇地址开始读0

/写一个字1

（在第一个总线周AD~AD815期，将低8位数送AD~AD，在第二个总线周AD~AD0108157期，将高8位数送AD~AD）

072.用A信号来区分偶地址体和奇地址体。

03.当A=0时选中偶地址体，A时选中奇地址体。

=100．

2.12RESET信号来到后，CPU的状态有哪些特点？

复位信号来到后，CPU便结束当前操作，并对处理器标志寄存器FR、IP、DS、SS、ES、其他寄存器及指令队列清0，而将CS设置为FFFFH。

当复位信号变为低电平后，CPU从FFFF0H单元开始执行程序。

2.13非屏蔽中断有什么特点？

可屏蔽中断有什么特点？

分别用在什么场合？

1.非屏蔽中断的特点有：

中断请求从NMI引腿进入，不受中断允许标志IF的影响。

非屏蔽中断只有一个，其中断类型码为2。

2.可屏蔽中断的特点有：

中断请求从INTR引腿进入，只有在IF=1时CPU才响应该中断。

可屏蔽中断有若干个，其中断类型码可以是5~255。

3.非屏蔽中断用来处理系统的重大故障，如掉电等。

可屏蔽中断用在一般外部设备申请的中断中。

2.14什么叫中断向量？

它放在那里？

对应于1CH的中断向量存放在哪里？

如果1CH的中断处理子程序从5110H:

2030H开始，则中断向量应怎样存放？

1.中断处理子程序的入口地址就是中断向量。

2.中断向量放在0段的0~3FFH区域的中断向量表中。

3.对应于类型号为1CH的中断向量应放在00070~00073H的4个单元中。

4.若1CH的中断向量为5110H:

2030H，则中断向量的存放方法为：

00070H存放30H，00071H存放20H（IP）；

00072H存放10H，00073H存放51H（CS）。

2.15非屏蔽中断处理程序的入口地址怎样寻找？

CPU在响应NMI引腿的中断请求时，CPU并不需要从中断类型码计算中断向量的地址，而是直接从中断向量表中读取00008~0000BH这4个单元对应于中断类型2的中断向量就行了。

CPU将00008H、00009H两个单元的内容装入IP，而将0000AH、0000BH两个单元的内容装入CS，于是就转入了对非屏蔽中断处理程序的执行。

2.16叙述可屏蔽中断的响应过程，一个可屏蔽中断或者非屏蔽中断响应后，堆栈顶部四个单元中为什么内容？

首先在CPU的INTR引腿上有可屏蔽中断请求输入，且IF=1。

在当前指令执行完后，CPU发两个INTA中断响应负脉冲，外设接到第二个负脉冲后，立即往数据线上给CPU送来中断类型码。

然后CPU取中断类型码，将标志FR推入堆栈，清除IF和TF，再将CS和IP推入堆栈来保护断点，进入中断处理子程序并执行，最后弹出IP和CS及标志而中断返回。

中断响应后，堆栈顶部四个单元的内容分别是：

IP、IP、CS、CS。

HHLL一个可屏蔽中断请求来到时，通常只要中断允许标志为1，便可在执行完当前指令后响应，在哪些2.17情况下有例外？

1.正好遇到CPU执行封锁指令时，必须等下一条指令执行完后才响应中断。

2.正好执行往段寄存器传送数据的指令，必须等下一条指令执行完后才响应中断。

3.执行WAIT或串操作指令时，可在指令执行中响应中断。

在编写中断处理子程序时，为什么要在子程序中保护许多寄存器？

有些寄存器即使在中断处理子程2.18序中并没有用到也需要保护，这又是为什么（联系串操作指令执行时遇到中断这种情况来回答）？

1.因为中断处理子程序运行时需要使用CPU内部的寄存器，这些寄存器的值发生了改变。

因此若不加保护在返回原程序时就修改了断点处的现场，而使程序不能正常运行。

2.因为串操作指令允许在执行过程中进入中断，若与串操作有关的寄存器未保护好，中断返回时串操作指令就不能正常继续运行。

而且还有隐含寻址问题。

一个可屏蔽中断响应时，2.19CPU要执行哪些读/写周期？

对一个软件中断又如何？

1.对可屏蔽中断响应，CPU要执行的读/写周期如下：

①执行两个中断响应总线周期。

并取得中断类型码。

②执行一个总线写周期。

标志寄存器FR值入栈。

③执行一个总线写周期。

CS值入栈。

④执行一个总线写周期。

IP值入栈。

⑤执