全差分CMOS运算放大器的设计毕业设计Word格式.docx
《全差分CMOS运算放大器的设计毕业设计Word格式.docx》由会员分享，可在线阅读，更多相关《全差分CMOS运算放大器的设计毕业设计Word格式.docx（43页珍藏版）》请在冰豆网上搜索。
学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；
学校可以采用影印、缩印、数字化或其它复制手段保存论文；
在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。
作者签名：
日 期：
学位论文原创性声明
本人郑重声明：
所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。
除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。
对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。
本人完全意识到本声明的法律后果由本人承担。
日期：
年月日
学位论文版权使用授权书
本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。
本人授权 大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。
涉密论文按学校规定处理。
日期：
导师签名：
日期：
第一章绪论
1.1设计平台及软件介绍
1.1.1PSPICE简介
PSPICE是由SPICE（SimulationProgramwithIntergratedCircuitEmphasis）发展而来的用于微机系列的通用电路分析程序。
于1972年由美国加州大学伯克利分校的计算机辅助设计小组利用FORTRAN语言开发而成，主要用于大规模集成电路的计算机辅助设计。
PSPICE仿真软件具有强大的电路图绘制功能、电路模拟仿真功能、图形后处理功能和元器件符号制作功能，以图形方式输入，自动进行电路检查，生成图表，模拟和计算电路。
它的用途非常广泛，不仅可以用于电路分析和优化设计，还可用于电子线路、电路和信号与系统等课程的计算机辅助教学。
与印制版设计软件配合使用，还可实现电子设计自动化。
被公认是通用电路模拟程序中最优秀的软件，具有广阔的应用前景。
1.1.2L-Edit简介
L-Edit是专用集成电路设计软件TannerTools中的主要版图设计软件，是一个用来制造集成电路掩膜的版图设计工具。
L-Edit中的层与掩膜生产过程相关联，不同的层能被方便地显示为不同的颜色和样式，并且每层间相互独立。
L-Edit以文件、单元、简单的掩膜的形式描述版图设计。
其最大的特点是速度快、功能强、使用方便和分层设计。
1.1.3CadenceOrCADCapture简介
Cadence、OrCAD、Capture是线路图输入系统，具有快捷、通用的设计输入能力，针对设计一个新的模拟电路、修改现有的一个PCB的线路图、或者绘制一个HDL模块的方框图，都提供了所需要的全部功能。
它运行在PC平台，用于FPGA、PCB和Cadence、OrCAD、PSpice设计应用中，它是业界第一个真正基于Windows环境的线路图输入程序，易于使用的功能及特点已使其成为线路图输入的工业标准。
1.2设计方法
1.2.1CMOS运算放大器设计方法
CMOS运算放大器的设计通常包括结构设计和器件设计两个状态。
首先，寻找可行的结构，如果选择的结构不符合要求，则需要修改结构或重新设计。
一旦符合条件，接着进行器件设计，确定直流工作点、器件尺寸和偏置网络，必须仔细计算器件的尺寸以满足运放的交、直流要求。
为了满足所有的设计指标，这两个设计步骤需要重复的进行。
下图给出了运算放大器的设计流程：
图1.1：
模拟运算放大器设计流程
1.2.2运算放大器的性能优化
“理想”运放具有以下的特性：
无限大的输入阻抗和输出电流；
无限大的转换速率和开环增益；
无噪声、失调、功耗浪费和信号失真；
无负载、频率和电源电压的限制。
事实上，没有运放能达到以上所有的特性。
在实际的设计中，运放参数中的大多数都会互相牵制，这将导致设计变成一个多维优化的问题。
如下图“模拟电路设计八边形法则”所示，这样的折衷选择、互相制约对高性能放大器的设计提出了许多难题，要靠理论和经验才能得到一个较佳的折衷方案。
图1.2：
模拟电路设计八边形法则
第二章全差分运算放大器基础
本章主要介绍MOS器件的一些特性，以及运算放大器的相关内容。
2.1MOS器件基本特性
2.1.1MOSFET的结构和大信号特性
下面为N沟道增强型MOS管的剖面图及其输出特性曲线。
图2.1：
强反型时增强型NMOS管的剖面图
图2.2：
NMOS管的i-u特性
CMOS管的强反型区：
当MOS器件的栅源电压大于阈值电压时，称之为强反型状态。
当时，器件饱和区，这里的，与分别指MOS管的漏源电压、栅源电压和阈值电压。
实际上，在MOS运放设计中，大部分的MOS管都是工作在饱和状态，因为对于给定的漏极电流和器件尺寸来说，工作在饱和区可以提供稳定的电流和比较大的电压增益。
在饱和区，MOS器件的漏极电流和栅源电压的关系由下式决定：
式中uN为NMOS沟道中电子迁移率，COX为栅氧化区单位面积电容，W为有效沟道宽度，L是有效沟道长度，KN为NMOS管的导电因子。
在模拟电子电路中，MOSFET的跨导gm是一个重要的参数。
根据上式可求得MOSFET在饱和区静态工作点处的小信号跨导：
或者
可见MOSFET的饱和区的跨导不仅与它的工作电流有关，而且可通过选择器件尺寸加以改变。
正因为如此，使MOS模拟IC的设计更为灵活。
2.1.2MOSFET的小信号模型
当NMOS管在直流偏置作用下工作于饱和区时，其交流小信号等效模型如下
图所示，在电路计算中，由MOS管的大信号模型算出电路的静态工作点后，就必须由小信号等效模型来分析电路。
小信号模型是能简化计算工作的线性模型，它是在一定的电压电流下有效，它的各项参数依赖于大信号模型参数和直流变量。
图2.3：
MOSFET的小信号模型
上图列出手工设计时的简化等效电路模型，各参数定义如下：
栅-衬底电容和源-衬底电容；
、、栅-漏电容；
饱和区跨导：
令
可以表示为：
输出电阻为：
输出电阻影响模拟电路的许多特性，例如，它限制着大多数放大器的最大电压增益。
在简化的手工分析中，可以使用近似表达式：
2.2运算放大器概述
运算放大器是模拟电路设计中用途最广/最重要的部件，大量的具有复杂程度的运放被用来实现各种功能：
从直流偏置产生到高速放大或滤波。
运算放大器是具有足够正向增益的放大器（受控源），当加负反馈时，闭环传输函数与运算放大器的增益几乎无关。
利用这个原理可以设计出很多有用的模拟电路和系统。
对运算放大器最主要的一个要求是有一个足够大的开环增益以符合负反馈的概念。
单级放大器大多没有足够大的增益，因此多数CMOS运放采用两级或多级增益。
最常用的运算放大器之一是两级运算放大器，下图为最常用的两级运算放大器的框图。
图2.4：
运算放大器的基本结构
上图描述了运算放大器的重要组成部分，CMOS运算放大器在结构上非常类似于双极型运算放大器。
输入级——主要作用是放大差模输入信号，由差分放大电路组成，有时会提供一个差分到单端的转换，利用它的对称性可以提高整个电路的共模抑制比，可以改善噪声和失调性能，且具有很强的抗干扰能力，并具有温度漂移下、级间易直接耦合。
增益级——这一级的主要作用是提高电压的增益，如果差分输入级没有完成差分到单端的转换，那么这个工作应该由这级来完成。
输出级——输出级一般由源极跟随器或推挽放大器组成，用于降低输出阻抗，维持大的信号摆幅。
偏置电路——主要用于为每只晶体管建立适当的静态工作点。
补偿电路——在运算放大器中加负反馈，用以保持整个电路工作的稳定。
2.3全差分运算放大器特点
现代模拟集成电路中，高性能的运放多采用全差分形式。
所谓全差分运放，指的是输入输出均为差分形式的运算放大器。
全差分运放同普通的单端输出运放相比，有以下几个优点：
1.全差分运放具有低噪声特性，由于全差分运放电路的结构完全对称，因而在理想情况下，外部噪声对运放的两条信号通路所产生的影响完全相同。
在实际电路中，外部噪声对不同的信号通路的影响不可能是完全相同的。
因此，全差分运放虽然能够抑制噪声，但也只能是抑制共模噪声，对差模噪声全差分也无能为力。
然而，相对于单端输出的运放来说，其噪声特性还是有较明显改善的。
2.全差分运放具有较大的输出电压摆幅，由于全差分运放的输出为差模输出，因而其输出电压摆幅同普通运放相比可以变大一倍。
此外，互补的输出信号除了可以使运放的输出摆幅变大一倍之外，还使得运放的增益可以提高大约6db，从而可以在低电源电压下实现高增益和宽摆幅输出。
3.由于全差分运放的输出信号摆幅增大，同时其共模噪声得到抑制，因为信噪比随之增加。
4.全差分形式可以较好的抑制谐波失真的偶数阶项。
第三章CMOS模拟运放设计
通过上章对运算的简单介绍，本章提出设计目标，并选择适当的结构进行设计。
3.1设计目标
本CMOS运放的设计的性能指标如下表所示：
表3.1性能参数参数描述
设计值
电源电压
5V
工作温度
0~50度
输出形式
差分输出
幅值增益
（1~100mv的10MHz信号）30倍
单位增益带宽
大于500MHz
共模抑制比
80db
输出摆幅
正负3V
建立时间
小于100ns
转换速率
大于150V/us
3.2电路结构分析
运算放大器的结构主要有三种：
（A）简单两级运放，two_stage；
（B）折叠共源共栅，folder_cascode；
（C）共源-共栅，telescopic，以下为各主要形式运放的对比：
表3.2各类运放结构对比增益
摆幅
速度
功耗
噪声
套筒式共源共栅
中
高
低
折叠式共源共栅
两极运放
增益提高运放
折叠式运放与套筒式运放相比，输出摆幅相对较大（比套筒式运放少折叠一个MOS管），这是以较大功耗、较小的增益、较小的带宽和较大的噪声获得的。
尽管如此，折叠式运放比套筒式运放运用的更为广泛，因为它可以直接接成跟随形式（折叠式常用于单级运放，两极运放中，第一级还是常用套筒式运放），而套筒式运放不能接成跟随器形式（仅用作跟随器时，利用自举技术可以解决这一问题）。
不论那种结构，双端输出比单端输出带宽更宽（没有“镜像极点”）。
结合运放的设计指标要求，选择运放电路的结构时，需综合考虑：
（1）工作电压低，提高信噪比，要求输出摆幅能达到轨对轨的范围；
升级会员 