4路抢答器课程设计要点Word格式文档下载.docx
《4路抢答器课程设计要点Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《4路抢答器课程设计要点Word格式文档下载.docx（15页珍藏版）》请在冰豆网上搜索。
2.熟悉数字集成电路的设计和使用方法。
二、设计任务与要求
1、设计任务
设计一台可供4名选手参加比赛的智力竞赛抢答器。
用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响1秒。
选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。
2、设计要求
（1）4名选手编号为：
1，2，3，4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
（2）给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。
（3）抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
（4）抢答器具有定时（9秒）抢答的功能。
当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续1秒。
参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续1秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
（5）如果抢答定时已到，却没有选手抢答时，本次抢答无效。
系统扬声器报警（音响持续1秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
（6）可用石英晶体振荡器或者555定时器产生频率为1Hz的脉冲信号，作为定时计数器的CP信号。
三、方案设计
1、设计方案
抢答器具有锁存、定时、显示和报警功能。
即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用LED数码管把选手的所剩抢答时间显示出来。
而在选手按键抢答以及抢答时间倒计时到时的时候都有报警以提醒主持人和选手。
抢答时间设定9秒，报警响声持续1秒。
接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；
主持人将开关置“开始”状态，宣布“开始”抢答器工作。
定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：
优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
2、系统框图
当主持人宣布开始，定时电路开始秒脉冲电路的作用而进行倒记时，并通过译码器在显示器中显示。
报警电路给出声音提示。
当选手首先按某一开关键时，可通过触发锁存电路被触发并锁存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。
然后在译码器中译码，将触发器输出的数据转换为数码管需要的逻辑状态。
最后在显示电路中显示出所按键选手的号码。
若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。
如图1.
图1系统框图
3、方案比较
方案1：
采用CD4511芯片作为抢答信号的触发、锁存和译码输出。
这样虽然比较简便，但实际在实现锁存功能时比较繁琐难实现。
方案2：
采用D触发器和译码器来完成抢答部分。
虽然元件较多，但在实现锁存功能时可以简单的实现。
经过对比两方案的优缺点，决定采用抢答信号锁存简单实现的方案2。
然后利用软件Multisim来进行仿真调试，再进行逐步改进。
四、主要元器件原理
1.74LS175
74LS175为上升沿4D触发器
其引脚图及功能表分别如下所示：
工作原理：
1脚为0时，所有Q输出为0，Q非输出为1；
9脚位时钟输入端，9脚上升沿将相应的触发器D的电平，锁存入D触发器。
2、74LS48
74LS48为BCD七段数码管显示译码器
74ls48功能表—七段译码驱动器功能表
十进数
或功能
输入
BI/RBO
输出
备注
LT
RBI
DCBA
a
b
c
d
e
f
g
H
0000
1
x
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
10
1010
11
1011
12
1100
13
1101
14
1110
15
1111
BI
xxxx
L
3、74LS192
74LS192为一双时钟四位二进制同步计数器
4.NE555定时器
NE555定时器的应用非常广，再次应用于构成多谐振荡器，为电路提供持续稳定的矩形脉冲。
五、单元电路设计
（1）抢答电路
电路如图2所示。
该电路完成两个功能：
一是分辨出选手按键的先后，并锁定74LS175的功能真值表即优先抢答者的编号，同时译码显示电路显示选手编号；
二是要使其他选手随后的按键操作无效。
图2抢答电路
其工作原理为：
当主持人控制开关处于“清除”时，D触发器的清零端为低电平，使D触发器被强制清零，输入的抢答信号无效。
当主持人将开关拨到“开始”时，D触发器Q非端前一状态为高电平，四个Q非端与在一起为高电平，再和抢答按键信号和借位信号与在一起给D触发器的脉冲端，当没人抢答时，抢答信号为低电平，与门U11输出端为低电平给D触发器脉冲端，当一有人抢答时，抢答信号为高电平，并和U2的输出信号和借位信号与在一起，使得U11输出端为高电平给D触发器，于是D触发器就有一个上升沿，使得抢答信号经D触发器触发锁存再经过译码器74ls48译码，把相应的信号显示在数码管上。
另外，当选手松开按键后，D触发器的Q非前一状态为低电平，与在一起后给与门U11,使得U11的输出端为低电平给D触发器，则D触发器的脉冲输入端恢复原来状态，从而使得其他选手按键的输入信号不会被接收。
这就保证了抢答者的优先性及抢答电路的准确性。
当选手回答完毕，主持人控制开关S是抢答电路复位，以便进行下一轮抢答。
（2）定时电路
节目主持人通过按复位键来进行抢答倒计时。
如图3。
定时9秒，把74LS192
对应的9，10，1，15四个端子预置为“1001”。
计数器的时钟脉冲由秒脉冲电路555提供。
当复位开关按下时，给74ls192一个低电平，从而开始倒计时，每来一个脉冲信号进行减计数一次。
当有选手抢答或借位信号时，就使得74ls192的输入脉冲变成低电平，从而实现倒计时的停止。
再按复位键时，再一次倒计时。
图3定时电路
六、总原理图、仿真结果与元器件清单
图4总原理图
图5仿真结果
元器件清单
序号
器件名称
数量
备注
1
74LS175
D触发器
2
74LS192
同步减法计数器
3
555定时器
连接成多谐振荡与秒时钟脉冲
74LS00
二脚与非门
74LS21
四脚与门
74LS11
三脚门
74LS48
译码器
NOT
非门
触点开关S
5
BCD七段显示器
共阴极
电容
10UF两个，10nF一个
电阻
47k两个
1K一个
导线
若干
七、PCB设计制作
具体步骤：
1、设置工作环境
2、导入网络表
3、布局元器件
4、布线
5、补泪滴
6、敷铜
7、DRC检查
注：
网络表在设计好原理图之后已生成
图6刚生成的PCB文件
图7（a）、（b）布线后的PCB
图8敷铜后的PCB
八、实物制作
由于时间有点紧，，再加上我的焊接技术确实不敢恭维，所以没有成功，但最起码我努力过了，最后结果是这般惨不忍睹，我也无能为力了
九、设计结论与心得体会
设计结论
本次课程设计总的来说，收获还是蛮大的。
但因为各种原因，最后导致了我的失败，总结如下：
1、也是最令我头疼的问题:
我的电脑是win8系统，能采用兼容模式运行，但是库文件不管是Sch还是Pcb都无法导入，更不要说别人的了。
要导入的时候总是会出现什么无法识别的消息。
最后的结果是，只能用默认的库，而又不全，从而加大了我设计的难度。
2、源文件无法保存，也特让我纠结。
我采用了导出的方法，而最后得到的却是一开始编辑成功的，而不是修改过后的。
基于以上二点，我只能在写报告之前现做，或是沿用之前的截屏。
其中，，PCB图并没有署上我的名字。
3、焊接技术实在自己都看不下去了。
感觉电工实习我混过来的了。
然后布线是没想太多，最后搞得跟乱麻似的。
4、最后就是时间的问题了。
稍微宽裕一点，我想这次我的课程设计就未必会是这个结果了。
我没有给自己的失败找借口，我只是总结一下罢了。
我不知道别人是否会像我一样遇到此类种种的问题。
或许，他们也遇到了，只是不说或者说不敢正视它的存在而已。
另外，这个电路的设计原理的应用是非常广泛的，如八路甚至任意路抢答器，而且，其中还可以添加报警电路以及分频电路。
此电路也可以用分立元件实现。
心得体会：
这一课程设计使我们将课堂上的理论知识有了进步的了解，并增强了对数字电子技术这门课程的兴趣。
了解了更多电子元件的工作原理，如：
74LS121、74LS48、74ls192等。
但同时也暴露出我在知识上掌握不足等缺点。
其次在此次设计过程中由于我们频繁的使用一电子设计软件如：
prote
升级会员 