单片机原理与接口技术(第3版)-第8章单片机简介.pptPPT文件格式下载.pptx

单片机原理与接口技术(第3版)-第8章单片机简介.pptPPT文件格式下载.pptx

《单片机原理与接口技术(第3版)-第8章单片机简介.pptPPT文件格式下载.pptx》由会员分享，可在线阅读，更多相关《单片机原理与接口技术(第3版)-第8章单片机简介.pptPPT文件格式下载.pptx（94页珍藏版）》请在冰豆网上搜索。

随着单片机的不断发展，市场上出现了很多高速、高性能的新型单片机，基于标准8051内核的单片机正面临着退出市场的境地。

为此，一些半导体公司开始对传统8051内核进行大的构造，主要是提高速度和增加片内模拟及数字外设，以期大幅度提高单片机的整体性能。

其中美国Cygnal公司推出的C8051F系列单片机就是一款完全集成的混合信号系统级MCU（MicroControllerUni，微控制单元），它使得以8051为内核的单片机上了一个新台阶。

本章以C8051F020为例，向读者简要介绍新型单片机的性能，并给出一个应用系统设计实例。

单片机原理与接口技术（第3版）.李晓林.电子工业出版社,返回目录,10/14/2019,5,8.1C8051F020单片机概述,C8051F020的结构和性能C8051F020单片机的主要特性：

高速、流水线结构的8051兼容的CIP-51内核（可达25MIPS）全速、非侵入式的在系统片内JTAG调试接口真正12位（C8051F020/1）或10位（C8051F022/3）、100ksps的8通道ADC，带PGA和模拟多路开关真正8位500ksps的ADC，带PGA和8通道模拟多路开关两个12位DAC，具有可编程数据更新方式64K字节可在系统编程的FLASH存储器,单片机原理与接口技术（第3版）.李晓林.电子工业出版社,返回目录,10/14/2019,6,C8051F020的结构和性能4352（4096+256）字节的片内RAM可寻址64K字节地址空间的外部数据存储器接口硬件实现的SPI、SMBus/I2C和两个UART串行接口5个通用的16位定时/计数器具有5个捕捉/比较模块的可编程定时/计数器阵列片内“看门狗”定时器、VDD监视器和温度传感器C8051F020具有64个数字I/O引脚（C8051F020/2）或32个数字I/O引脚（C8051F021/3），引脚功能见表8-1,单片机原理与接口技术（第3版）.李晓林.电子工业出版社,返回目录,10/14/2019,7,单片机原理与接口技术（第3版）.李晓林.电子工业出版社返回目录,图为C8051F020原理结构图,8.1.1C8051F020的结构和性能,10/14/2019,8,CIP-51TMCPU的性能与8051完全兼容C8051F020系列器件使用SiliconLabs的专利CIP-51微控制器内核。

CIP-51与MCS-51TM指令集完全兼容，可以使用标准803x/805x的汇编器和编译器进行软件开发。

CIP-51内核具有标准8052的所有外设部件，包括：

5个16位的定时/计数器两个全双工UART256字节内部RAM128字节特殊功能寄存器（SFR）地址空间8/4个字节宽的I/O端口,单片机原理与接口技术（第3版）.李晓林.电子工业出版社,返回目录,10/14/2019,9,速度提高CIP-51采用流水线结构，与标准的8051结构相比指令执行速度有很大的提高。

在一个标准的8051中，除MUL和DIV以外所有指令都需要12或24个系统时钟周期，最大系统时钟频率为1224MHz。

而对于CIP-51内核，70%的指令的执行时间为1或2个系统时钟周期，只有4条指令的执行时间大于4个系统时钟周期。

增加的功能扩展的中断系统向CIP-51提供22个中断源（标准8051只有7个中断源），允许大量的模拟和数字外设中断微控制器。

MCU可有多达7个复位源：

一个片内VDD监视器、一个“看门狗”定时器、一个时钟丢失检测器、一个由比较器0提供的电压检测器、一个软件强制复位、CNVSTR引脚及/RST引脚。

图8-2所示为C8051F020复位电路框图。

单片机原理与接口技术（第3版）.李晓林.电子工业出版社,返回目录,10/14/2019,10,8.1.2CIP-51TMCPU的性能,单片机原理与接口技术（第3版）.李晓林.电子工业出版社返回目录,8.1.2CIP-51TMCPU的性能,C8051F020复位电路框图,-存储器,单片机原理与接口技术（第3版）.李晓林.电子工业出版社,返回目录,10/14/2019,12,8.1.3片内存储器,CIP-51有标准的8051程序和数据地址配置。

C8051F020中的CIP-51还另有位于外部数据存储器地址空间的4K字节的RAM块和一个可用于访问外部数据存储器的外部存储器接口（EMIF）。

这个片内的4K字节RAM块可以在整个64K外部数据存储器地址空间中被寻址（以4K为边界重叠）。

外部数据存储器地址空间可以只映射到片内存储器、只映射到片外存储器、或两者的组合（4K以下的地址指向片内，4K以上的地址指向EMIF）。

EMIF可以被配置为地址/数据线复用方式或非复用方式。

MCU的程序存储器包含64K字节的FLASH。

该存储器以512字节为一个扇区，可以在系统编程，且不需特别的外部编程电压。

图8-3所示为C8051F020片内存储器结构图。

8.1.3片内存储器,单片机原理与接口技术（第3版）.李晓林.电子工业出版社,返回目录,10/14/2019,13,C8051F020片内存储器结构图,单片机原理与接口技术（第3版）.李晓林.电子工业出版社返回目录,8.1.3片内存储器表8-2为CIP-51系统控制器中的全部SFR,10/14/2019,单片机原理与接口技术（第3版）.李晓林.电子工业出版社返回目录,8.1.4中断CIP-51包含一个扩展的中断系统，支持22个中断源,10/14/2019,15,8.1.4中断,单片机原理与接口技术（第3版）.李晓林.电子工业出版社,返回目录,10/14/2019,16,8.1.5定时/计数器C8051F020内部有5个定时/计数器：

其中三个16位定时/计数器与标准8051中的定时/计数器兼容，还有两个16位自动重装载定时器可用于ADC、SMBus、UART1或作为通用定时器使用。

这些定时/计数器可以用于测量时间间隔，对外部事件计数或产生周期性的中断请求。

定时器0和定时器1几乎完全相同，有四种工作方式。

定时器2增加了一些定时器0和定时器1中所没有的功能。

定时器3与定时器2类似，但没有捕捉或波特率发生器方式。

定时器4与定时器2完全相同，可用作UART1的波特率发生源。

单片机原理与接口技术（第3版）.李晓林.电子工业出版社,返回目录,10/14/2019,17,8.1.5定时/计数器当工作在定时器方式时，定时/计数器寄存器在每个时钟周期加1。

时钟周期为系统时钟除以1或系统时钟除以12，由CKCON中的定时器时钟选择位（T4M-T0M）指定。

每个时钟周期为12个时钟的选项提供了与标准8051系列的兼容性。

需要更快速定时器的应用可以使用每个时钟周期1个时钟的选项。

当作为计数器使用时，所选择的引脚上出现负跳变时定时/计数器寄存器加1。

对事件计数的最大频率可达到系统时钟频率的四分之一。

输入信号不需要是周期性的，但在一个给定电平上的保持时间至少应为两个完整的系统时钟周期，以保证该电平能够被采样。

单片机原理与接口技术（第3版）.李晓林.电子工业出版社,返回目录,10/14/2019,18,8.1.6可编程数字I/O和交叉开关C8051F020系列MCU具有标准8051的端口（0、1、2和3）。

在F020/2中有4个附加的端口（4、5、6和7），因此共有64个通用I/O端口。

每个I/O端口引脚都可以被配置为推挽或漏极开路输出。

数字交叉开关是一个大的数字开关网络，允许将内部数字系统资源映射到P0、P1、P2和P3的I/O端口引脚。

可通过设置交叉开关控制寄存器将片内的定时/计数器、串行总线、硬件中断、ADC转换启动输入、比较器输出以及微控制器内部的其它数字信号配置到I/O端口引脚上。

这一特性允许用户根据自己的特定应用选择通用I/O端口和所需数字资源的组合。

图8-4所示为C8051F020数字交叉开关原理框图。

单片机原理与接口技术（第3版）.李晓林.电子工业出版社,返回目录,10/14/2019,19,单片机原理与接口技术（第3版）.李晓林.电子工业出版社返回目录,8.1.6可编程数字I/O和交叉开关,10/14/2019,单片机原理与接口技术（第3版）.李晓林.电子工业出版社返回目录,8.1.7可编程计数器阵列,除了5个16位的通用定时/计数器之外，C8051F020MCU系列还有一个片内可编程定时/计数器阵列（PCA）。

PCA包括一个专用的16位定时/计数器时间基准和5个可编程的捕捉/比较模块。

时间基准的时钟可以是下面的六个时钟源之一：

系统时钟/12、系统时钟/4、定时器0溢出、外部时钟输入（ECI）、系统时钟和外部振荡源频率/8。

每个捕捉/比较模块都有六种工作方式：

边沿触发捕捉、软件定时器、高速输出、频率输出、8位脉冲宽度调制器和16位脉冲宽度调制器。

PCA捕捉/比较模块的I/O和外部时钟输入可以通过数字交叉开关连到MCU的端口I/O引脚。

图8-5所示为C8051F020PCA原理框图。

10/14/2019,21,单片机原理与接口技术（第3版）.李晓林.电子工业出版社返回目录,8.1.7可编程计数器阵列,单片机原理与接口技术（第3版）.李晓林.电子工业出版社,返回目录,C8051F020系列MCU内部有两个增强型全双工UART、SPI总线和SMBus/I2C。

每种串行总线都完全用硬件实现，都能向CIP-51产生中断，因此需要很少的CPU干预。

这些串行总线不“共享”定时器、中断或端口I/O等资源，所以可以同时使用任何一个或全部。

图8-6所示为UART原理框图。

图8-7所示为SPI总线原理框图。

图8-8所示为SMBus/I2C原理框图。

8.1.8串行端口,10/14/2019,23,单片机原理与接口技术（第3版）.李晓林.电子工业出版社返回目录,图8-6所示为UART原理框图,单片机原理与接口技术（第3版）.李晓林.电子工业出版社返回目录,图8-7所示为SPI总线原理框图,单片机原理与接口技术（第3版）.李晓林.电子工业出版社返回目录,图8-8所示为SMBus/I2C原理框图,8.1.912位A/D转换器C8051F020/1有一个