CPCI板卡标准Word格式.docx

CPCI板卡标准Word格式.docx

《CPCI板卡标准Word格式.docx》由会员分享，可在线阅读，更多相关《CPCI板卡标准Word格式.docx（5页珍藏版）》请在冰豆网上搜索。

并按照IEEE1101.10进行扩展有3U100mmX160mm和6U233.35mmX160mm两种规格图1显示3U规格的插卡结构图。

一个CPCI系统由1个或多个CPCI总线段组成。

每段最多包括8个CPCI插槽33MHz板中心间距20.32mm0.8inch每个总线段由1个系统槽和7个外设槽组成。

图13U64位CompactPCI外形结构系统槽为总线段上的所有插卡提供系统仲裁、时钟分配和复位功能并负责通过对每个本地插卡IDSEL信号的管理完成系统的初始过程。

外设插槽可以安装简单的插卡也可以是智能化从设备或者是PCI总线主设备图2是典型的3U规格的CPCI总线段的顶层图。

系统槽可以定位在无源底板的任何位置为简单起见本规范规定从印制板顶层观测无源底板时CPCI总线段中的系统槽位于总线段的左侧。

2图23UCompactPCI无源底板示例除图2中说明的线性排列外CPCI也允许其他拓扑结构。

本规范和所有无源底板的仿真均采用线性拓扑结构系统插槽位于总线段任意一端插卡中心间距20.32mm其他任何拓扑结构必须进行仿真或采用其它方式进行确认以确保符合PCI规范。

CPCI以物理和逻辑插槽概念为基础定义插槽编号。

物理槽必须从机箱左上角开始编号。

编号从1开始。

所有CPCI系统中物理插槽应该置于兼容性标记符号内。

图2示例了兼容性标记符号内的物理槽编号如△1。

逻辑插槽编号必须由IDSEL信号与用来选择插槽的相关地址定义。

在命名规定中逻辑编号用于定义连接器在总线段上的物理外形。

图2中说明的逻辑编号恰好位于连接器外形的下方如2-P1。

逻辑和物理插槽的编号不一定总一致无论何种情况第五章中均定义了信号路由的要求。

功能性标记符号可以直观的显示无源底板连接器与插卡的功能这些功能性标记符号是a△三角系统槽b○圆圈外设槽。

2.3连接器CPCI连接器是IEC60917和IEC61076-4-101定义的5行、2mm间距带屏蔽的连接器其特点包括a针孔互连机制b多厂商支持c提供固定编码键的编码机制d长短交错以满足热插拔能力e选装后面板以满足直通底板的I/O应用需要f高密度PCI能力g电磁干扰EMI/射频干扰RFI的屏蔽保护h最终用户的可扩展性。

3CPCI总线互连被定义为5行47列的引脚阵列该阵列根据连接器的物理实现逻辑上分为两组。

32位PCI和连接器编码键区安排在J1上。

另外一个连接器J2安排给64位传输、后面板I/O或地理寻址。

CPCI连接器在插卡和底板上都使用了导向凸缘这有效的避免了插拔时可能出现的偏差。

3.3V和5V编码键的使用可以避免插卡的错误安装。

表1编码键颜色分配信号电压VI/O对应颜色3.3V镉黄5V亮蓝3.3V或5V通用插卡无编码键可以避免因为疏忽而将5V插卡安装到3.3V系统上。

表1说明了与不同底板连接器和插卡连接器的物理编码键相关的颜色编码通用插卡必须满足能运行于任意一种环境所以不被编码。

底板连接器必须根据底板总线段的信号进行编码。

表1中的编码键说明仅包含了那些装配了J1并且J1是所装配的唯一的连接器的情况。

CPCI插卡如果装配了除J1之外的其他任何连接器那么还必须符合PICMG2.10《KeyingofCompactPCI�0�3BoardsandBackplanes》。

J1连接器提供的彩色编码机制只适用于3U和6U非后面板I/O的32位信号插卡其它任何实现必须与PICMG2.10中指定的编码键机制相符合。

2.4模块化CompactPCI的一个重要特点是系统的模块化。

模块化是利用Eurocard标准的各种外形结构及通用IEC-61076-4-101连接器来实现的。

3电气要求3.1插板设计规则军用加固计算机插板的设计符合CompactPCI规范PICMGR2.0D3.0的设计要求。

本节规定一些按军用加固环境需要强调或补充的要求或限制。

5.1节至5.4节的设计规则适用于33MHz的CPCI总线操作。

66MHz的设计规则参考5.5节。

本规范不推荐使用标准CompactPCI中的热插拔规范。

3.1.1去耦要求每个加固CPCI计算机插板必须具备足够的去耦能力以满足应用。

表2列出了应该使用去耦的最小要求。

表2插板去耦要求连接器信号说明去耦电容耐压0.1μF±

20110μF±

202P15V5VDC√√最小15VP13.3V3.3VDC√√最小10VP1VI/O5V/3.3VDC√√最小15VP112V12VDC√√3最小35VP1-12V-12VDC√√3最小35VP24VI/O5V/3.3VDC√√最小15V说明41对于所有电压每10个电源引脚应该提供一个靠近连接器的0.1μF的适于高速去耦的陶瓷电容器进行去耦。

注意此规则适用于所有的电源引脚即使插板上没有使用该电源2靠近每个连接器均需要安放一个10μF的低等效串联电阻LowESR电容器3如果有需要使用±

12VDC电源则应使用10μF的低等效串联电阻LowESR电容。

如果不使用±

12VDC电源则不需要10μF的低等效串联电阻LowESR电容但仍需要提供0.1μF的陶瓷电容4在64位系统中P2的要求。

如果P2用于自定义的I/O可以增加辅助的去耦电容。

3.1.2端接要求3.1.2.1分支端接StubTermination在插板上的CPCI连接器接口处下列信号必须端接10Ω串联信号电阻可以用排阻或分立电阻AD0AD31、C/BE0C/BE3、PAR、FRAME、IRDY、TRDY、STOP、LOCK、IDSEL、DEVSEL、PERR、SERR和RST。

表3信号端接电阻参数最小标准最大单位说明Rterm-5105欧姆Ω信号端接电阻位于CompactPCI连接器近端处。

如果下面这些信号插板上使用也必须端接INTA、INTB、INTC、INTD、AD32AD63、C/BE4C/BE7、PAR64、REQ64、ACK64。

CLK、REQ和GNT信号不需要此类信号端接电阻。

信号端接可以将每块插板上的PCI信号线对底板的影响降到最小。

端接电阻的位置和该信号的连接器引脚距离应不超过15.2mm0.6inch这个距离是指信号允许布线的总长参见5.1.3和5.1.4节说明。

3.1.2.2串行端接SeriesTermination驱动REQ的外设插板接口板在该信号的芯片驱动输出引脚处不是在连接器接口处应该提供一个端接电阻阻值大小根据输出缓冲器的输出特性而定一般选择阻值一般为10Ω47Ω的表面贴装电阻。

在系统槽插板主机板上每个为外设插槽提供CLK信号的驱动器一般是主PCI桥或PCI-to-PCI桥上必须使用串联端接电阻阻值大小根据输出缓冲器的输出特性而定一般选择阻值一般为10Ω47Ω的表面贴装电阻。

每个系统槽插板的GNT信号必须在驱动器处进行串联端接端接电阻阻值大小根据输出缓冲器的输出特性而定一般选择阻值一般为10Ω47Ω的表面贴装电阻。

3.1.3信号线长度要求无论是系统槽插板还是外设插板32位/64位信号J1、J2的信号线长度必须不大于63.5mm2.5inchs。

这个长度是指从连接器引脚通过信号线或端接电阻5.1.2节所规定到PCI驱动器引脚之间的总长度。

注意布线长度中应包括端接电阻。

3.1.4特征阻抗要求在插板上CPCI信号线的特征阻抗必须在表4给定的范围内。

表4CPCI信号线的特征阻抗参数最小标准最大单位说明5Z0-106510欧姆Ω仅适用于PCB布线包括电镀通孔。

3.1.5信号负载要求外设接口板的任何CPCI信号上最多允许一个PCI负载。

系统槽插板内连接J1/J2连接器的CPCI总线上最多允许一个负载。

3.1.6外设插板PCI时钟信号线长度要求在外设插板上CPCI时钟信号线必须为63.5mm±

2.54mm2.5inchs±

0.1inch并且在一个接口板上只允许驱动一个负载。

3.1.7插板信号环境通用插板设计中即兼容3.3V、5V两种环境VI/O信号必须通过连接器上引脚由底板来配置通用插板上VI/O信号不能直接连接3.3V、5V。

3.1.8上拉电阻要求上拉电阻必须设在系统槽插板上。

表5给出针对5V和3.3V两种信号环境的上拉电阻值。

所有数值均假定有7个负载33MHz速度。

对于要求上拉电阻的CPCI信号上拉电阻必须放置在驱动器与分支端接电阻之间上拉电阻到驱动器的信号长度必须小于12.7mm0.5inch而且信号线长度被当成总布线长度的一部分。

注意当系统槽插板充当外设接口板时不能连接上拉电阻。

系统槽插板不管是否使用REQ64和ACK64信号都必须为它们提供一个上拉电阻这可以保证避免64位外设接口板上REQ64和ACK64的浮动。

使用GNT信号的每个外设接口板必须设置一个100kΩ的上拉电阻。

关于64位信号的其他细节参见5.4节。

3.1.9插板连接器屏蔽要求为了保证插板和CPCI底板之间的逻辑接地有一个低阻抗回路在插板的J1和J2连接器的F行必须加屏蔽接地。

对于已提供Z行屏蔽选项的IEC-60176连接器在插板上则不需要加屏蔽并且保证当该屏蔽延伸到插板内部区域时没有任何负载。

3.233MHz底板设计原则在33MHz下最多可以有八个插槽。

66MHz下最多可以有五个插槽其设计原则见5.5节。

系统插板为其他七个插槽提供时钟、仲裁、配置以及中断处理。

底板提供外设接口板的插槽可少于7个。

本节假定采用最大的配置数目并且采用线性拓扑结构系统槽的物理位置为机箱底板的任意一端底板信号线采用菊花链方式。

采用任何其他拓扑结构均必须被仿真或以其他方式检验以确认它与PCI规范的一致性。

槽连接器中心间距为20.32mm0.8inch。

如果系统要求多于8槽必须采用PCI-to-PCI桥连接另一个CPCI总线段。

底板的设计可以同时具备33MHz和66MHz的操作能力但如果在一个CPCI总线段内的插槽数大于5个时只能使用33MHz的总线并且信号M66EN必须接地。

底板必须为3.3V、5V和地提供单独的平面层。

如果VI/O配置可以直接使用3.3V或5V否则VI/O必须提供专用的电源层。

3.2.1底板信号环境每种CPCI底板均提供了5V或者3.3V信号环境。

PCI允许插卡内部的连接采用两种类型的缓冲区接口。

连接器上的VI/O电源引脚用于向插卡的缓冲区供电这样就可以被设计工作于任意一种接口。

CPCI为了使这种双接口方案成为可能为两种系统提供了一种单独的底板连接器编码插件。

CPCI底板既可以是一种信号环境固定的底板如仅工作在5V也可以是一种可配置的底板。

无论何种情况只要配置为5V操作则必须使用5V编码键亮蓝。

而配置为3.3V操作时则在底板上必须安装3.3V编码键镉黄。

3.2.2底板特征阻抗6CPCI底板必须在表6给定的特征阻抗范围内进行布线。

表5底板特征阻抗表参数最小