电子技术课程设计讲解Word文档格式.docx
《电子技术课程设计讲解Word文档格式.docx》由会员分享，可在线阅读，更多相关《电子技术课程设计讲解Word文档格式.docx（13页珍藏版）》请在冰豆网上搜索。
（3）校正时间
扩展功能：
（1）定时控制；
（2）自动报整点时数；
三、电路设计
（1）设计方案
根据设计要求首先建立了一个多功能数字钟电路系统的组成框图，框图如图1所示。
时显示器
分显示器
秒显示器
时译码器
分译码器
秒译码器
时计数器
分计数器
秒计数器
校时电路
振荡器
分频器
整点报时
定时控制
主体电路扩展电路
图1
由图1可知，电路的工作原理是：
多功能数字钟电路由主体电路和扩展电路两大部分组成。
其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。
振荡器产生的高脉冲信号作为数字钟的振源，再经分频器输出标准秒脉冲。
秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照“23翻0”的规律计数。
计数器的输出经译码器送显示器。
计时出现误差时电路进行校时、校分、校秒。
扩展电路必须在主体电路正常运行的情况下才能进行扩展功能。
（2）单元电路的设计
数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟；
也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；
还可以利用单片机来实现电子钟等。
在本次设计，电路是由许多逻辑单元电路组成的，因此首先必须对各个单元电路进行设计。
1.主体电路部分
主体电路部分的电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。
下面将对各部分电路进行设计。
1.1振荡电路：
振荡电路由振荡器和分频器产生1Hz时钟脉冲和扩展部分所需的频率，下面对振荡器和分频器两部分进行介绍。
数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。
振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。
它利用某种反馈方式产生时钟信号。
对数字电路来说，振荡器的输出的幅度范围为0v—5v的方波信号而不是锯齿波、三角波或其他形式。
典型的振荡器是弛豫振荡器，它通过一个RC网络将反相器的输出反馈回来并存在一定的工作延迟时间。
基本的电路如图2所示。
图2
在上述电路中，RI-C网络由第一个反相器驱动，具有RC特性曲线的响应信号被反馈给反相器的输入。
当电容上的电压达到施密特触发器输入反相器的门限电压的时候，反相器的状态发生改变，并输出一个新的电压值。
这个输出电压经过一定的延迟时间再次通过RI—C反馈回来，直到电容电压再次达到门限电压为止。
用施密特触发器输入器件（如74HC04），但是由于电容的参考电压在每个临界点都要发生变化，所以施密特触发器不是必需的。
由于电容与输出相连，每次状态改变时，电容的充电电压会超过5V。
从这一点来说，输出电压会改变电容的充电电压，直到电容两端的电压变为74HC04的门限电压（2.5V）为止。
振荡器输出状态的改变发生在电容上的电压达到2.5V时。
弛豫振荡器对许多低成本而精度要求又不高的场所非常适合，但是并不推荐在任何有精度要求的实际应用电路采用它。
如果想要获得高的精度，就应该在振荡电路中使用石英晶体作振源。
在数字钟的设计与制作中应采用石英晶体振荡器，因为石英晶体具有压电效应，是一个压电器件。
当交流电压加在晶体两端，晶体先随电压变化产生对应的变化，然后机械振动又使晶体表面产生交变电荷。
当晶体几何尺寸和结构一定时，它本生有一个固定的机械频率。
当外加交流电压的频率等于晶体的固有频率时，晶体片的机械振动最大，晶体表面电荷量最多，外电路的交流电流最强，于是产生振荡，因此将石英晶体按一定方位切割成片，两边傅以电极，焊上引线，再用金属或玻璃外壳封装即构成石英晶体。
石英晶体的固有频率十分稳定。
另外石英晶体的振动具有多谐性，除了基频振动外，还有奇次谐次泛音振动，对于石英晶体，既可利用基频振动，也可利用泛音振动。
前者称为基频晶体，后者称为泛音晶体，晶片厚度与振动频率成反比，工作频率越高，要求晶片厚度越薄。
将石英晶体作为高Q值谐振回路元件接入反馈电路中，就组成了晶体振荡器。
在设计中所用的振荡器的电路图如图3所示。
该电路能产生1MHz的方波脉冲振荡信号。
图3
分频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号和扩展部分所需的频率。
在此电路中，分频器的功能主要有两个：
一是产生标准脉冲信号；
二是功能扩展电路所需的信号，如仿电台用的1KHz的高频信号和500Hz的低频信号等.在此电路中作为分频器的元件是:
CD4518。
CD4518可以组成二分频电路和十分频电路。
用CD4518组成二分频的电路如图4；
用CD4518组成十分频的电路如图5；
在本次设计中所用的分频器的电路图如图6。
电路经过十分频后将晶振来的1MHz的振荡脉冲变为1Hz的脉冲信号，该信号作为计数器的计数脉冲使用。
输入输出
输入输入输出
清零
图4图5
图6表:
CD4518的功能表
振荡器和分频器两部分构成振荡电路，它的电路图如图7所示。
根据图7可知电路的工作原理是：
石英晶体振荡器提供的频率为1MHz，CD4518组成十分频电路。
并且一个CD4518可以组成两个十分频电路即：
CD4518的引脚2与引脚6组成一个十分频电路而引脚10与引脚14组成另一个十分频电路。
晶振的输出接入第一块CD4518的输入引脚2，经过一次十分频，频率变为100KHz。
输出引脚6接入同一块CD4518的引脚10经第二次分频，频率变为10KHz。
输出引脚接人第二块CD4518的输入引脚2再经一次分频，频率变为1KHz。
这样经过六次分频最后可以得到1Hz的频率。
但是，经过收集资料发现，这种电路太过于复杂，在实际过程中不仅不节约成本，而且产生故障的可能性也更加大，而时基电路优点更明显。
于是本设计中决定采用555时基电路。
如图：
采用555时基电路就可以实现1Hz的频率输出，可以节约成本和减少故障的发生概率。
1.2计数电路：
计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。
数字钟的计数电路是用两个六十进制计数电路和“24翻1”计数电路实现的。
数字钟的计数电路的设计可以用反馈清零法。
当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。
以六十进制为例，当计数器从00，01，02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。
74LS161是常用的四位二进制可预置的同步加法计数器，从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。
当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。
而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。
74LS161还有一个进位输出端CO，其逻辑关系是CO=Q0·
Q1·
Q2·
Q3·
CET。
合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。
下面将分别介绍60进制计数器和“24翻1”小时计数器。
60进制计数器
电路如图8所示
图8
电路中，74HC161作为十六位计数器。
在电路中，74HC161作为个位计数器在电路中采用十进制计数。
当Q1和Q3接门电路反馈给RM端时，芯片清零。
所以74HC161的2脚接振荡电路的输出脉冲1Hz时74HC161开始工作，它计时到10时向十位计数器进位。
图9
当Q1和Q2接门电路反馈给RM端时，芯片清零，构成了6进制，正符合时和分的6十位进数的规定。
当把以上两种电路相结合就可以形成60进制计数器。
“23翻0”小时计数器电路
电路如图11所示
图11
通过同步置数法，“24翻1”小时计数器是按照“00-01—02—03—04—05—06—07—08—09—10—11—12—………—23—0O”规律计数的，计数器的计数状态转换表如表3所示。
如此就可以通过逻辑电路完成24翻0的循环。
表3“12翻1”小时计时时序
十位
个位
CK
Q10
Q03Q02Q01Q00
Q10
1
2
3
4
5
6
7
0
0000
0001
0010
0011
0100
0101
0110
0111
8
9
23
24
1000
1001
1010
1.3校时电路
电路如图14所示
10
U10C
74LS00
U11A
11
12
13
U10D
R3
3.3k
C1
0.01uF
S1
GND
U8E
74LS04
1HZ
S2/M2Q2
+5V
图14
电路的工作原理:
校时电路的作用是：
当数字钟接通电源或者出现误差时，校正时间。
校时是数字钟应具有的基本功能。
一般电子表都具有时、分、秒等校时功能。
为了使电路简单，在此设计中只进行分和小时的校时。
校时有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz校时脉冲计数。
“慢校时”是用手动产生单脉冲作校时脉冲。
图中S1校分用的控制开关，S2（总图）为校时用的控制开关，它们的控制功能如表4所示，校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可以进行“快校时”。
如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。
表4校时开关的功能
S2
功能
计数
校分
校时
表4
对电路中所用的主要元件及功能介绍
在此电路中，用到的元器件有两块四2输入与非门74LS00、一块六反相器74LS04、两个电容、两个电阻以及两个开关。
四-2输入与非门74LS00
集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使用和充分利用其性能，必须对它的主要参数和逻辑功能进行测试。
74LS00与非门的主要参数为：
输出高电平：
指与非门有一个以上输入端接地或接低电平时的输出电平值。
输出低电平：
指与非门的所有输入端均接高电平时的输出电平值。
开门电平：
指与非门输出处于额定
升级会员 