数字频率计课程设计Word文件下载.docx

数字频率计课程设计Word文件下载.docx

《数字频率计课程设计Word文件下载.docx》由会员分享，可在线阅读，更多相关《数字频率计课程设计Word文件下载.docx（16页珍藏版）》请在冰豆网上搜索。

方案一和方案二均可实现课题要求，且方案二可根据闸门时间选择量程范围。

而且方案二最大的特点就是全硬件电路实现，电路稳定性好、精度高、没有繁琐的软件调试过程，大大的缩短了测量周期。

根据实际实验现有的器件及我们所掌握的知识层面，我们选择采用方案二。

3.Xx电路原理框图

数字频率计的原理框图计数器

锁存器

译码器

多谐振荡器

10进制分频器

显示器

放大整形

正弦波

矩形波

自检

控制电路

闸门

1s

0.001s

图1-1数字频率计原理框图

4Xx电路原理图

（1）总电路图

图3-6-1整体电路图

三、单元电路设计

1.xx电路工作原理

1.放大整形电路

（1）电路分析：

对信号的放大功能由三极管构成放大电路来实现，对信号整形的功能由施密特触发器来实现。

施密特触发器电路是一种特殊的数字器件，一般的数字电路器件当输入起过一定的阈值，其输出一种状态，当输入小于这个阈值时，转变为另一个状态，而施密特触发器不是单一的阈值，而是两个阈值，一个是高电平的阈值，输入从低电平向高电平变化时，仅当大于这个阈值时才为高电平，而从高电平向低电平变化时即使小于这个阈值，其仍看成为高电平，输出状态不这；

低电平阈值具有相同的特点。

图3-1-1放大整形电路原理图

3时基电路设计

（1）原理：

脉冲形成电路的作用是将待测信号（如正弦波,三角波或者其它呈周期性变化的波形）整形变成计数器所要求的脉冲信号,其周期不变。

本电路采用由555定时器所构成的施密特触发器，4位十进制数显示;

时基电路由555定时器及分频器组成,555振荡器产生脉冲信号,经分频器分频产生的时基信号,其脉冲宽度分别为:

1s,0.1s;

当被测信号的频率超出测量范围时,报警.

电路原理图如下所示。

图3.1脉冲形成电路图（下边）

分频电路

图3.2分频电路

74160，是一个4位二进制的计数器，它具有异步清除端与同步清除端不同的是，它不受时钟脉冲控制，只要来有效电平，就立即清零，无需再等下一个计数脉冲的有效沿到来。

具体功能如下：

1.异步清零功能

只要（CR的非）有效电平到来，无论有无CP脉冲，输出为“0”。

在图形符号中，CR的非的信号为CT=0，若接成七进制计数器，这里要特别注意，控制清零端的信号不是N-1（6），而是N（7）状态。

其实，很容易解释，由于异步清零端信号一旦出现就立即生效，如刚出现0111，就立即送到（CR的非）端，使状态变为0000。

所以，清零信号是非常短暂的，仅是过度状态，不能成为计数的一个状态。

清零端是低电平有效。

2.同步置数功能

当（LD的非）为有效电平时，计数功能被禁止，在CP脉冲上升沿作用下D0～D3的数据被置入计数器并呈现在Q0～Q3端。

若接成七进制计数器，控制置数端的信号是N（7）状态，如在D0～D3置入0000，则在Q0～Q3端呈现的数据就是0110。

3.3移位寄存器

图3.3移位寄存电路

74LS194移位寄存器的控制输入端S1和S0是用来进行移位方向控制的，S0为高电平时，移位寄存器处于向左移位的工作状态，二进制数码在CP脉冲的控制下由高到低逐位移入寄存器，因此可以实现串行输入；

在S1为低电平时，移位寄存器处于向右移位的工作状态，二进制数码在CP脉冲的控制下逐位移出寄存器（低位在前，高位在后）。

在串行输入、并行输出的转换中，若将四位二进制数码全部送入寄存器内（四位寄存器）。

由于每个CP脉冲移位寄存器只移一位，四位二进制数码需要四个CP脉冲。

但若四位二进制数码还含有其它检验码（如奇偶校验码），则总数码有几位就需要几个CP脉冲。

时基电路由两部分组成:

如图3-2-1所示，第一部分为555定时器组成的振荡器（即脉冲产生电路）,要求其产生1000Hz的脉冲.振荡器的频率计算公式为:

f=1.43/（（R1+2*R2）*C）,因此,我们可以计算出各个参数通过计算确定了R1取430欧姆,R3取500欧姆,电容取1uF.这样我们得到了比较稳定的脉冲。

在R1和R3之间接了一个10K的电位器便于在后面调节使得555能够产生非常接近1KHz的频率。

如图3-2-2所示，第二部分为分频电路,主要由4518组成（4518的管脚图，功能表及波形图详见附录），因为振荡器产生的是1000Hz的脉冲,也就是其周期是0.001s,而时基信号要求为0.01s、0.1s和1s。

4518为双BCD加计数器，由两个相同的同步4级计数器构成，计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数，在单个运算中，EN输入保持高电平，且在CP上升沿进位，CR线为高电平时清零。

计数器在脉动模式可级联，通过将Q³

连接至下一计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。

如图3-2-4所示，555产生的1kHz的信号经过三次分频后得到3个频率分别为100Hz、10Hz和1Hz的方波。

图3-2-1振荡器原理图

图3-2-2分频电路原理图

3闸门电路设计

（1）原理

如图3-3所示，通过74151数据选择器来选择所要的10分频、100分频和1000分频。

74151的CBA接拨盘开关来对选频进行控制。

当CBA输入001时74151输出的方波的频率是1Hz；

当CBA输入010时74151输出的方波的频率是10Hz；

当CBA输入011时74151输出的方波的频率是100Hz；

这里我们以输出100Hz的信号为例。

分析其通过4017后出现的波形图（4017的管脚图、功能表和波形图详见附录）。

4017是5位计数器，具有10个译码输出端，CP，CR，INH输入端，时钟输入端的施密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制，INH为低电平时，计数器清零。

100Hz的方波作为4017的CP端，如图3-3，信号通过4017后，从Q1输出的信号高电平的脉宽刚好为100Hz信号的一个周期，相当于将原信号二分频。

也就是Q1的输出信号高电平持续的时间为10ms，那么这个信号可以用来导通闸门和关闭闸门。

图3-3-1闸门电路原理图

4控制电路设计

（1）电路分析：

控制电路需要控制几个模块。

包括计数电路，锁存电路，和译码显示电路。

通过产生控制信号控制所要控制的模块，同时会产生清零信号和锁存信号，使显示器显示的测量结果稳定。

（1）计数电路

3、计数器与分挡电路

计数器的形式较多，由于设计中计数器数值由七段LED显示，应采用十进制计数器。

由于采用3位显示，至少使用三个十进制计数器。

分挡电路有HZ、KHZ两挡，可以使用秒脉冲、毫秒脉冲做闸门信号，也可以加长计数器位数，显示时使用多路开关选择低位、高位实现分挡。

74160的清除端是异步的。

当清除端/MR为低电平时，不管时钟端CP状态如何，即可完成清除功能。

74160的预置是同步的。

当置入控制器/PE为低电平时，在CP上升沿作用下，输出端Q0－Q3与数据输入端P0－P3一致。

对于54/74160，当CP由低至高跳变或跳变前，如果计数控制端CEP、CET为高电平，则/PE应避免由低至高电平的跳变，而54/74LS160无此种限制。

74160的计数是同步的，靠CP同时加在四个触发器上而实现的。

当CEP、CET均为高电平时，在CP上升沿作用下Q0－Q3同时变化，从而消除了异步计数器中出现的计数尖峰。

对于54/74160，只有当CP为高电平时，CEP、CET才允许由高至低电平的跳变，而54/74LS160的CEP、CET跳变与CP无关。

74160有超前进位功能。

当计数溢出时，进位输出端（TC）输出一个高电平脉冲，其宽度为Q0的高电平部分。

在不外加门电路的情况下，可级联成N位同步计数器。

对于54/74LS160，在CP出现前，即使CEP、CET、/MR发生变化，电路的功能也不受影响。

3-4-1计数电路原理图

（2）锁存/译码电路

4511是BCD－7段所存译码驱动器，在同一单片结构上由COS/MOS逻辑器件和n－p－n双极型晶体管构成。

这些器件的组合，使4511具有低静态耗散和高抗干扰及源电流高达25mA的性能。

由此可直接驱动LED及其它器件。

LT、BI、LE输入端分别检测显示、亮度调节、存储或选通一 BCD 码等功能。

当使用外部多路转换电路时，可多路转换和显示几种不同的信号。

根据4511的真值表来连线，并不困难，这里就不做详解了。

3-4-2锁存/译码电路原理图

（

（2）控制电路总原理图：

图3-4-2控制电路原理图

通过分析我们知道控制电路这部分是本实验的最为关键和难搞的模块。

其中控制模块里面又有几个小的模块，通过控制选择所要测量的东西。

比如频率，周期，脉宽。

同时控制电路还要产生74160的清零信号，4511的锁存信号。

控制电路。

计数电路和译码显示电路详细的电路如图3-5所示。

当74153的CBA接001、010、011的时候电路实现的是测量被测信号频率的功能。

当74153的CBA接100的时候实现的是测量被测信号周期的功能。

当74153的CBA接101的时候实现的是测量被测信号脉宽的功能。

图3-6是测试被测信号频率时的计数器CP信号波形、PT端输入波形、CLR段清零信号波形、4511锁存端波形图。

其中第一个波形是被测信号的波形图、第二个是PT端输入信号的波形图、第三个是计数器的清零信号。

第四个是锁存信号。

PT是高电平的时候计数器开始工作。

CLR为低电平的时候，计数器清零。

根据图得知在计数之前对计数器进行了清零。

根据4511（4511的管脚图和功能表详见附录）的功能表可以知道，当锁存信号为高电平的时候，4511不送数。

如果不让4511锁存的话，那么计数器输出的信号一直往数码管里送。

由于在计数，那么数码管上面一直显示数字，由于频率大，那么会发现数字一直在闪动。

那么通过锁存信号可以实现计数的时候让数码管不显示，计完数后，让数码管显示计数器计到的数字的功能。

根据图可以看到，当PT到达下降沿的时候，此时4511的LE端的输入信号也刚好到达下降沿。

5自动换挡

（1）原理图

图3-5-1自动换挡原理图

自动换挡时采用可增可减的计数器74LS1