基于FPGA的数字示波器的设计1文档格式.docx
《基于FPGA的数字示波器的设计1文档格式.docx》由会员分享，可在线阅读，更多相关《基于FPGA的数字示波器的设计1文档格式.docx（42页珍藏版）》请在冰豆网上搜索。
circuitandprogrammableamplifierasthefront-endprocessingoftheinputsignalthroughADCconvertstheanalogsignalintoadigitalsignalbytheFPGAforreal-timesamplinganddatastorage,STM32asasecondarycontrolbuttonsscanprocessingandcontrolTFTLCDdisplaywaveformanditsparameters.Thedesignoftheinputsignal
frequencyrangeis
10Hz~1MHz,inputvoltagerangeof
1V~10V.The
experimentaltesttomeetthedesignrequirements.
【KeyWords】FPGA ADS830E STM32 oscilloscope
目录
第1章引言 1
第2章系统方案选择 2
2.1系统方案 2
2.2方案论证 2
第3章硬件电路的设计 4
3.1FPGA和STM32电路 4
3.2前端信号处理电路设计 4
3.2.1AC/DC耦合电路的设计 4
3.2.2衰减电路的设计 5
3.2.3程控放大电路的设计 7
3.3AD转换电路的设计 8
3.4电源电路的设计 9
第4章软件系统设计 11
4.1FPGA的程序设计 11
4.1.1分频器的设计 11
4.1.2ADC、FIFO时钟选择电路的设计 12
4.1.2FIFO电路设计 13
4.1.3程控放大器和AC/DC耦合驱动电路的设计 13
4.2STM32的程序设计 15
4.2.1按键程序的设计 16
4.2.2液晶显示程序的设计 16
4.2.3同步触发程序的设计 17
第5章系统的调试 18
5.1硬件的调试 18
5.2软件的调试 19
5.2.1FPGA程序的调试 19
5.2.2STM32程序的调试 19
5.3整体的调试 19
第6章结论 21
致谢 22
参考文献 23
附录一：
原理图 24
附录二：
FPGA程序 27
附录三：
STM32程序 33
I
第1章引言
在电子行业飞速发展的今天，示波器已成为电子工程师必不可少的工具，它可以帮助电子工程师观察和分析电路的各个部分的状态并转化为波形，能有效的帮助电子工程师完成电子电路的设计。
从第一台数字示波器诞生以来很长一段时间里发展一直很缓慢，直到80年代中期半导体技术和计算机技术的发展，极大地促进了数字示波器发展，使其在功能上慢慢赶上了模拟示波器。
在90年代初期，高速AD转换器得到了长足的发展，使示波器的实时采样率提高到了8GSa/s。
使数字示波器的性能得到了大大的提升。
到了近现代数字示波器以其集测量、显示、运算、分析记录等功能于一体而到了各大厂商的大力发展[1]。
如美国的TEK公司的DPS77004SX数字示波器其带宽高达70GHz，双通道可达到200GSa/s的采样率，可以记录62.5M到1G个点。
不过在大多数的设计中并不需要如此高的带宽和采样率，500MHz及其以下带宽的示波器基本可以满足大部分的需求，而我们大学生在学习的时候接触的信号往往在1MHz以下，于是我想趁着毕业之际制作一款适合大学生学习的入门级的数字示波器。
本设计采用FPGA为核心制作一款数字示波器，其性能指标如下：
（1）带宽为1MHz。
（2）采样率：
50MSa/s
（3）垂直分辨率：
8位
（4）垂直灵敏度：
100mV-5V/div
（5）水平灵敏度：
500ns-50ms/div
（6）存储深度：
1K
（7）输入阻抗：
1MW
（8）显示：
TFT液晶
（9）通道：
单通道
39
第2章系统方案选择
衰减电路
按键
2.1系统方案
AC/DC耦合
液晶显示器
AD转换
程控放大电路
STM32
FPGA
图2-1系统方框图
本系统由前级信号处理电路、AD转换电路、FPGA、STM32、按键输入电路和液晶显示器组成，系统方框图如图2-1所示。
其中前级信号处理电路由
AC/DC耦合电路、衰减电路和程控放大电路组成[2]。
当信号输入时经过前级信号处理电路处理后输入由FPGA控制的AD转换电路把模拟信号转换为数字信号，由STM32处理后在液晶显示器上还原出信号的波形。
2.2方案论证
方案一：
采用STM32为主控芯片，对处理输入信号的模拟前端进行控制，
ADC采用STM32自带的ADC对信号进行采样，用DMA进行数据的搬运，并采用
TFT液晶作为显示器显波形及其参数。
本方案电路较简单，外围电路较少，但是STM32的ADC最大转换速率为1MHz，否则会导致转换结果不准确。
而本设计的上限是1MHz，根据奈奎斯特采样定理，要采样1MHz的信号最低需要2MHz的
采样率，而要对信号进行较准确的还原采样率要比信号频率要高5到10倍以上。
方案二：
ADC采用BB公司的ADS830E，采用FIFO芯片IDT7204作为高速缓存，时钟对
50M的有源晶振进行分频后通过74F151提供。
采用TFT液晶作为显示器显波形及其参数。
本方案电路较复杂，外围电路较多，特别是时钟电路，要对50M的时钟进行500Hz到50MHz的分频需要多个分频电路，这样比较容易引入干扰。
方案三：
采用FPGA为主控，对处理输入信号的模拟前端进行控制，ADC采
用BB公司的ADS830E，FIFO使用FPGA中的IP核。
STM32负责对外部按键进行扫描把相关的控制信号传递给FPGA和对FIFO中的数据进行处理后在TFT液晶
上进行波形和其参数的显示。
本方案电路较简单，除模拟前端外不需要复杂的电路，而且时钟的分频电路、FIFO都可以用FPGA来实现，而且使用集成电路能有效的减少干扰。
综上所述采用方案三。
第3章硬件电路的设计
3.1FPGA和STM32电路
由于FPGA和STM32的管脚较多且密级，手工制板的成功率低，所以FPGA
和STM32采用成品的开发板。
FPGA采用了睿智的助学板，采用的是Altera公司的CycloneIV代的EPC4E6E22C8N，这款芯片的拥有6272个逻辑单元，270KB的嵌入式存储器，15个18´
18的嵌入式乘法器，2个通用PLL，10个全局时钟网络，8个用户IO块高达179个用户IO，资源十分的丰富，完全满足本次设计的要求[3]。
STM32采用了原子的mini开发板，STM32芯片采用的是Cortex-M3内核拥有强劲的性能、更高的代码密度、位带操作、可嵌套中断、低成本、低功耗等众多优势。
本设计使用的型号为STM32F103RCT6，这款芯片具有
TIMER、SPI、IIC、ADC、DAC、RTC、DMA等众多外设及功能，完全满足本次设计的要求。
3.2前端信号处理电路设计
前端信号处理电路主要的功能是对输入的信号进行调理，对小信号进行放大，对大信号进行衰减，使之在ADC的采样电压范围之内[4]。
由于采用了BB公司的ADS830E这个芯片，其采样的电压区间是1.5V~3.5V。
前端信号处理电路包括了AC/DC耦合电路、衰减电路、程控放大电路。
3.2.1AC/DC耦合电路的设计
图3-1AC/DC耦合电路
AC/DC耦合电路如图3-1所示，输入信号通过BNC接口进入系统，当继电器吸合的时候信号通过继电器的开关进入后级系统，继电器没有吸合时信号进过
C1进入后级系统。
当我们需要分析交流信号时只要让信号经过C1到后级系统，这样就可以隔离掉直流信号的影响。
3.2.2衰减电路的设计
衰减电路是对大幅度的输入信号进行衰减，便于后级电路对信号进行处理，而且起到了保护后级电路的作用，使信号的幅度在后级电路的承受范围之内[5]。
最简单的衰减电路为电阻分压如图3-2所示。
图3-2电阻分压电路
其衰减的倍数为：
K=Vout
Vin
=R1+R2
R2
（3-1）
同时要满足输入阻抗为1MW，既R1+R2=1MW。
简单的电阻分压电路工作在低频的时候能很好的实现衰减的效果，但是在高频的时候会失效，因为通过高频信号是电阻器件的寄生电感和寄生电容的影响就不可忽略，它们会导致高频信号输入的时候，导致高频信号的上升时间变大，波形发生畸变，其前沿变坏，失真[6]。
所以我们需要对电路进行补偿，使其工作在高频的时候也能正常的实现衰减。
电路如图3-3所示。
图3-3补偿后的衰减电路
在R1和R2的两端分别并上一个补偿电容C1、C2。
当满足
R1´
C1=R2´
C2时衰减的倍数与频率无关，在整个频带内达到最佳的补偿。
实际的电路如下图3-4所示。
图3-4实际的RC衰减电路
图3-4所示的衰减电路实现了10倍和100倍的衰减。
图中的电阻R1和R2和R3、R4和R5串联构成了分压电路实现了电阻分压，电容C2~C6则是对电阻分压电路进行高频补偿。
设R1、R2的串联等效电阻为R12，R3、R4的串联等效电阻为R34。
当进行10倍的衰减时，R12与R34和R5串联的电阻构成了分压电路，C2
为R12的高频补偿电容，C4//C6为R34和R5串联而成的电阻的高频补偿电容。
因为要进行频率补偿要满足R1´
C2，所以:
R12´
C2=（R34+R5）´
升级会员 