计算机系统结构习题.docx
《计算机系统结构习题.docx》由会员分享，可在线阅读，更多相关《计算机系统结构习题.docx（26页珍藏版）》请在冰豆网上搜索。
计算机系统结构习题
计算机系统结构习题
第一章
1.计算机系统的多级层次结构从上到下的顺序分别是、、
、、、。
2.以往对计算机系统的设计方法有设计和设计，它们分别适用于设计和设计。
3.研究计算机系统结构的重点是，其主要目的是。
4.计算机系统的3T性能目标是、、。
5.以软件为主实现的机器为，由硬件或固件实现的是。
6.解决软件可移植的办法有、、和。
7.计算机中的两种信息流是和，计算机系统按流分类可分为、、和。
8.计算机系统结构主要指。
9.为了提高CPU的利用率，有效的途径是、、、。
10.计算机系统的主要软、硬件交界面特性包括、、、
、。
11．在系统结构设计中，提高软件功能实现的比例会（）。
A、提高解题速度B、减少需要的存贮容量
C、提高系统的灵活性D、提高系统的性能价格比
12．对计算机系统结构透明的是（）。
A、数据表示B、是否使用通道型I／O处理机
C、虚拟存贮器D、VLSI技术（Verylargescaleintegration）
13．对汇编语言程序员透明的是（）。
A、I／O方式中的DMA访问方式B、浮点数据表示
C、信息保护方式D、程序性中断
14．系列机软件应做到（）。
A、向前兼容，并向上兼容B、向后兼容，力争向上兼容
C、向前兼容，并向下兼容D、向后兼容，力争向下兼容
15．推出系列机的新机器，不能更改的是（）。
A、原有指令的寻址方式和操作码B、系统总线的组成
C、数据通路宽度D、存贮芯片的集成度
16．不同系列的机器之间，实现软件移植的途径不包括（）。
A、用统一的高级语言B、用统一的汇编语言
C、模拟D、仿真
17．在计算机系统的多级层次结构中，单条指令执行速度最快的一级是（）。
A、L5（应用语言）级B、L2（操作系统）级
C、L1（机器语言）级D、L0（微程序）级
18．在计算机系统的多级层次结构中，单条指令功能最强的一级是（）。
A、L5（应用语言）级B、L2（操作系统）级
C、L1（机器语言）级D、L0（微程序）级
19．简述计算机系统设计中软硬件取舍3原则。
20．软件和硬件在什么意义上是等效的，在什么意义上是不等效的。
参考答案：
1．应用语言级高级语言级汇编语言级操作系统级机器语言级微程序语言级。
2．从上而下从下到上专用机通用机
3．软、硬件交界面计算机系统的性能/价格比
4．1TFLOPS的计算能力1TByte的主存容量1TByte／s的I／O带宽
5．虚拟机实际机器
6．统一高级语言模拟仿真系列机
7．控制流数据流SISDSIMDMISDMIMD
8．汇编语言程序员
9．任务单一化操作重叠化吞吐匹配化程序多道化
10．指令系统数据表示中断系统存储系统I/O系统
11.C12.D13.A14.B15.A16.B17.D18.A
19.答：
1）在现有器件的条件下，系统要有较高的性能价格比；
2）不要不合理地限制各种组成、实现技术的采用；
3）硬件的设计要考虑如何为软件提供更好的支持。
20.答：
软件和硬件在逻辑功能上是等效的，但是，在性能、价格、实现的难易程度上却是各不相同的，硬件执行速度快，软件灵活性好。
即软件和硬件在物理意义上是不等效的。
第二章
一、概念题
1自定义数据表示中的两种类型是。
2向量数据的三要素，并由此可推出和。
3浮点数的基值rm可对有影响。
4最常用的数据表示是（）数据表示。
A.定点B.浮点C.向量D.自定义
5浮点数的精度主要由（）决定。
A.基值rmB.尾数的位数C.补码阶D.阶的位数?
6规格化浮点数的尾数最高一位二进制数（）。
A.一定为1B.一定为0C.任意D.不一定为1
7在浮点数的下溢处理中，下溢是。
8按综合误差从小到大对浮点数下溢处理方法是。
9哈夫曼编码的核心是。
10对于RISC机器（）
A.指令编码不等长B.寻址方式多
C.不能访问存储器D.运算类指令只使用寄存器
11.浮点数的基值rm与（）无关。
A.数的表示范围B.精度C.表示比eD.阶的位数
12.寻址有面向、和等寻址方式。
13.逻辑地址是指，程序在主存中的实际地址称为主存地址。
14.基址寻址是对地址空间到地址空间变换的支持，以利于实现程序的。
15.设浮点数尾数为16位原码表示，初值=2FFFH，附加位=1，采用ROM查表法使用尾数低8位和附加位进行下溢尾数处理的结果为H。
16.尾数下溢处理中，实现最简单的是（）。
A．截断法B．舍入法
C．恒置“1”法D．查表舍入法
17.尾数下溢处理中，平均误差可调节到零的是（）。
A．截断法B．舍入法
C．恒置“1”法D．查表舍入法
18.尾数下溢处理中，硬件量最大最复杂的是（）。
A．截断法B．舍入法
C．恒置“1”法D．查表舍入法
19.支持动态地址再定位的寻址方式是（）。
A．基址寻址B．间接寻址
C．变址寻址D．直接寻址
20.变址寻址的主要作用是（）。
A．支持程序的动态再定位B．支持访存地址的越界检查
C．支持向量、数组的运算寻址D．支持操作系统中的进程调度
二、计算绘图题
1分别利用两级描述符和三级描述符描述下列阵列数据。
a00a01a02a03b00b01b02b03
a10a11a12a13b10b11b12b13
A=a20a21a22a23B=b20b21b22b23
a30a31a32a33b30b31b32b33
2分别用rm=2和8，在不包括符号位在内的p=3，m=3且非负阶、正尾数、规格化条件下
1）先列出两种rm的规格化浮点数表。
2）分别计算rm=2和8条件下规格化数的个数，数的表示范围及表示比e。
3有数学表达式S=（A+B）*（C-D）+E/F-（G+H）*I
1）画出数学表达式的树结构；
2）利用后序遍历法写出其逆波兰表达式；
3）在堆栈机器上写出其各步的计算过程；
4）用HP-3000堆栈指令对逆波兰表达式编程。
4经统计，某机14条指令使用频度分别为0.01，0.15，0.12，0.03，0.02，0.04，0.02，
0.04，0.01，0.13，0.15，0.14，0.11，0.03，?
画Huffman－A方案的树结构，分别用等长法，H—A方案，扩展法进行编码，同时说明所用扩展方案的理由，并分别计算各种方案编码的平均码长。
5.某机指令字长16位，每个地址字段有4位，试设计12条三地址指令，62条两地址指令和31条单地址指令和32条零地址指令，能满足上述要求吗？
为什么？
如果在保证32条零地址指令条件下，且无剩余指令编码，将如何调整以满足要求？
并将调整后各类指令编码示意图画出。
参考答案：
1．标志符描述符
2．基地址向量长度位移量起始地址有效向量长度
3．数的个数数的范围精度稀密度
4．A5.B6.D
7．指尾数右移过程中丢掉的溢出位
8．查表舍入法、舍入法恒置1法截断法。
9．指令使用频度不同时采用不等长编码
10．D11.D
12．寄存器、堆栈或主存
13．程序员编程用的地址物理
14．逻辑物理动态再定位
15．2FFF
16．A17.D18.D19.A20.C
第三章
一、概念题
1．总线控制方式的目的是采用何种方法以获取总线的使用权，以大的类型来讲，两大类总线控制方式是分布式和集中式控制方式。
2．集中式总线控制方式有串行链接、独立请求、定时查询和串行链接与独立请求，其中，速度最快的是独立请求而速度最慢的是串行链接。
3.总线按其用法来分有专用和非专用两类。
4．总线数据宽度（）。
A．与总线数相等B.利用一次总线交换的数据量
C.每次交换相同的数据量D.为总线线数的固定倍数
5．中断系统是由（）组成的系统。
A.中断源自己B.所有中断源
C.中断处理程序D.中断逻辑和中断处理程序
6.程序控制传送方式的主要特点是（）。
A.对CPU利用率高B.有利于外设的速度提高
C.接口电路较简单D.有利于解放CPU
7.I/O系统（）。
A.有软件和硬件B.有接口电路和控制程序
C.由CPU执行入出程序D.由硬件本身执行入出程序
8.具有多级中断的中断源响应的优先级（）
A.全由CPU控制B.用户不能控制
C.用户可以控制D.全由硬件决定
9.总线控制方式是（）
A.选用多少条总线B.采用何种办法获取总线的使用权
C.采用何种类型的总线D.采用源控式与目控式
10.（）可称为I/O系统。
A.程序直接控制传递B.中断系统
C.DMAD.通道
11.通道程序由（）。
A.通道指令构成B.I/O指令构成
C.CPU解释D.用户组织?
12.通道（）。
A.是一个I/O处理装置B.是一个I/O处理电路
C.它不需要中断D.它不是I/O系统
13．数据通路出错引起的中断是（）。
A、机器校验中断B、访管中断
C、外中断D、程序性中断
14．数据通路宽度是在里，数据传送的物理宽度。
15．尽管中断响应次序由硬件排队器固定好了，但中断实际处理完的次序是可以通过软件修改各中断级处理程序的位，而动态改变。
16．中断系统软硬件功能分配实质是中断硬件和中断软件的功能分配。
17．中断嵌套时，在处理某级中断中的某个中断处理过程中是不能被中断请求所中断。
18．字节多路通道适用于连接大量速设备，通道“数据宽度”为。
19．数组多路通道适用于连接多台速设备，通道“数据宽度”为。
20．选择通道适用于连接多台速设备，通道“数据宽度”为。
21．什么时候产生中断嵌套？
二、计算绘图题
1.设中断级屏蔽位“1”对应于开放，“0”对应于屏蔽，各级中断处理程序的中断级屏蔽位设置如下表：
中断处理
程序级别
级屏蔽位
1
2
3
4
一
0
0
0
0
二
1
0
1
1
三
1
0
0
0
四
1
0
1
0
1）当中断响应先后次序为1—2—3—4，其中断处理次序是什么？
2）如果所有的中断处理都各需要3个单位时间，当正在运行主程序时，同时发生2、3级中断请求，过两个单位时间又同时有1、4级中断请求，试画出中断响应处理时空图.
2.在采用统一计数器的集中式定时查询方式中，已知64个部件，要求完成：
（1）画出结构示意图；
（2）计算所需独立线数；
（3）简述工作过程。
3.统有如下所示的通道及子通道流量（KB/S）：
流量子通道
通道
子通道
1
2
3
4
5
字节多路
100
40
40
10
10
数组多路
460
520
680
390
130
选择
620
580
490
520
420
1）对字节多路通道：
（1）计算通道流量；
（2）画出一个完整申请周期时空图；
（3）计算通道为满足流量要求对每个字节的申请从响应到处理完所需的最长时间；
2）计算通道系统流量。
3）若通道系统为整个存储器系统流量的1/4,求存储器流量。
4）若存储器为单体字节结构，求存储器的存取周期。
参考答案：
1.采用何种方法以获取总线的使用权分布式集中式
2.串行链接独立请求定时查询串行链接与独立请求相结合
独立请求串行链接
3.专用非专用
4.B5.D6.A7.A8.D9.B10.C11.D12.C13.A
14.同一时钟周期
15.中断级屏蔽处理程序
16.响应处理程序
17.同级及更低级的其它
18.低单字节
19.高定长块
20.优先级高的中高可变长块
21．在程序运行中，有更高级别的中断请求出现时产生中断嵌套。
第四章
一、概念题
1．存储管理中的地址映象方式有_________、_________、_________和_________。
2．并行主存中多体存储器的编址方式有_________、_________两种，而对它们的启动方式又有_________和_________两种。
3．存储体系有两个分支，一个是_________，评价它的指标是_________和_________；
而另一分支是_________，评价它的指标是_________和_________。
4．常用的替换算法是_________，而实现此算法的方法有_________、_________。
5．在存储体系中为扩充主存容量用_________，为提高访存速度用_________。
6．存储器的总容量S是指（）。
A、存储单元数B、存储器的地址线数
C、CPU访存空间大小D、存放二进制总位数
7．并行主存系统（）。
A、必须有多个存储体B、只需一个存储体
C、可以是一个存储体D、不允许多个存储体
8．虚拟存储器（）。
A、没有这种存储器B、它是种主—辅存体系结构
C、它是主存的部分D、它是一个辅存
9．为扩充访存空间且具有高的性能价格比，采用（）。
A、两级存储器B、增加主存容量C、多体存储器D、虚拟存储器
10．采用组相联映象的cache存储器，为了提高等效访问速度应（）。
A.增加主存容量（cache大小不变）B.减少组的大小（块的大小不变）
C.增加cache的块数（块的大小不变）D.减少块的大小（组的大小不变）
11．最容易实现的替换算法（）。
A、FIFOB、LRUC、OPTD、堆栈法
12．为提高访存速度而又提高性能价格比，采用（）。
A、引入cache存储器B、直接提高主存速度
B、引入虚拟存储器D、主存采用多体结构
13．存储体系（）。
A、仅一种存储器B、任两种存储器C、无替换算法D、必须有映象结构
14．存储系统（）。
A、仅一种存储器B、至少有两种存储器C、就是cacheD、就是主存
15．cache存储器是（）。
A、存储体系B、非存储体系C、处于主存内D、扩充主存容量
16．与虚拟存贮器的等效访问速度无关的是（）。
A、页地址流B、页面调度策略C、主存的容量D、辅存的容量
17．地址的映象是建立的对应关系，地址的变换是按建立的地址映象关系，由虚地址的过程。
18．页面替换是发生于页面失效，同时又发生的时候。
19．评价存贮器性能的基本要求是、和低价格。
20．评价虚拟存贮器所用替换算法的好坏，主要是看主存率的高低，其次看算法是否易于，以及所需的辅助的多少。
21．在存储体系中为扩充主存容量用Cache存储器。
（×）
22．在存储体系中为扩充主存容量用虚拟存储器。
或：
在存储体系中为提高主存速度用Cache存储器。
二、计算绘图题
1某辅存共8个页面，每页1024字，实际主存为4096字，采用页表法进行地址映象，映象表内容如下表所示：
实页号
装入位
3
1
1
1
2
0
3
0
2
1
1
0
0
1
0
0
1）列出会发生页面失效的全部虚页号。
2）列出命中页面的全部虚页号。
3）以下地址计算主存实地址：
0，3728，1023，1024，2055，7800，
4096，6800。
2有一个采用页式管理的虚拟存储器共有2^20个页面，页面容量为512个单元，tm=0.25μs，所有页表均放在主存。
1）计算页表层次数；
2）从查表开始到实现主存访问需要几次访问主存？
3）从存储器取一个操作数，从查表开始共用时多少？
4）在上述结构中，要求从查表开始到最后实现取出一个操作数时间为0.25μs，此时又要求tm=？
3有一个cache—主存体系结构，cache只有3块，采用全相联映象，LRU替换算法，cache开始为空，主存块地址流为：
2,3,2,1,5,2,4,5,3,2,5,2，tc=0.02μs，tm=0.2μs。
1）画出随时间推移，cache中块号的调入、命中、替换变化时空图；
2）计算上述块地址流的访问cache的命中率和等效访问cache—主存时间tA。
4某页面地址流为2,3,2,1,4,2,4,2,3,1,5,2,5,2,3
主存页面数n=3
（1）分别利用FIFO，LRU，OPT画出页面调进，命中，替换页面变化时空图；
（2）分别计算各自的命中率。
5有如下页面地址流：
2,1,3,1,4,2,5,3,2,1,2,3,4,1,5利用堆栈技术一次模拟LRU在n=3,4,5条件下页面变化时空图，同时分别指出命中的页面以及计算它们各自的命中率。
6有一个cache—主存体系，主存有8块（0～7），cache有4块（0～3），采用组相联映象，每组2块，用LRU替换算法，设访问主存的块地址流为1，2，4，1，3，7，0，1，2，5，4，6，4，7，2。
cache开始为空。
（1）画出主存，cache地址各字段对应关系（标出位数）；
（2）画出主存，cache空间块的映象对应关系示意图；
（3）列出随时间推移cache中各块的使用状况；
（4）对于（3），指出块失效、块争用的时刻；
（5）对于（3），求出此期间cache的命中率及等效访问
时间tA（设tm=15ns,tc=2ns）。
7p1774.18题
参考答案：
1.全相联直接相联组相联段相联
2.体内连续编址体间连续编址同步启动异步启动
3.虚拟存储器命中率H存储空间利用率μCache-主存体系命中率H和等效访问时间tA
4.RLU堆栈法比较对法
5.虚拟存储器Cache-主存体系
6.D7.C8.B9.D10.C11.A12.A13.D14.B15.A16.D
17.虚、实地址虚地址找到实地址
18.页面争用
19.大容量高速度
20.命中实现软硬件
第五章
一、概念题
1．解决数相关的方法有_________和_________。
2．重叠控制方式中，可能发生的两种等待是_________和________。
3．在流水线中，向量处理的方式有_________、_________、_________。
4．在重叠控制方式中的两类相关是_________和_________。
5．在流水方式中，对全局性相关处理可采用________、________、________和_______。
6．向量链接特性中的相关（）。
A、不利于流水线性能的提高B、会降低流水线的FLOPS
C、有利于流水线性能的提高D、避免相关出现
7．阵列流水线是（）。
A宏流水线B、是二维以上流水线C、是一维流水线D、动态流水线
8．重叠控制方式（）。
A、不影响CPU结构B、CPU成本低
C、可提高吞吐率D、可缩短一条指令的执行时间
9．重叠控制方式（）。
A、将两条指令同时处理B、对指令要划分过程段且时间要完全匹配
C、对指令不用划分过程段D、有两条或两条以上指令在不同过程段上重叠执行
10．要能实现重叠操作，必须具有（）。
A、多个CPUB、多个处理机C、多个存储器D、先行控制部件
11．重叠控制中等待执行是因为（）。
A、ti译＞ti+1取B、ti执＞ti+1译C、ti执＜ti+1译D、ti执＜ti+1取
12．重叠控制中等待译码是因为（）。
A、ti译＜ti+1取B、ti执＜ti+1译C、ti执＜ti+1取D、ti译＞ti+1取
13．静态流水线（）。
A、固定的单功能流水线B、是多功能流水线
C、不同时刻只能组成一条不同的流水线D、也是均匀流水线
14．动态流水线是（）。
A、在不同时刻可组成数条流水线B、标量流水线
C、不同时刻只能组成一条不同的流水线D、向量流水线
15．向量链接特性中的目寄存器冲突（）。
A、某个目寄存又作另一个条的源寄存器B、出现了两个目寄存器
C、不同指令使用了同一个目寄存器D、不管何种情况，均要影响性能
16．非均匀流水线中，各过程段时间（）。
A、完全不等B、完全相等C、有的不等D、一定不匹配
17．能顺利流水的关键是（）。
A、一条指令分为几个过程段B、要有相关发生
C、各过程段时间要匹配D、只处理一个结果
18．数相关是指相邻指令之间需要（）。
A、同一个功能部件B、同一个源寄存器C、同一个目寄存器D、等待结果
19．能进行向量链接的必要条件是各向量指令之间（）。
A、有相关B、无相关C、有功能部件冲突D、有寄存器冲突
20．重叠控制是将多条指令（）。
A、同时执行B、串行执行C、并行执行D、同一时刻在不同过程段上重叠执行
二、计算绘图题
1设将指令划分为三个时间段t取t译t执来完成。
分别采用顺序执行，有两条指令重叠，
有三条指令重叠。
都执行K条指令，分别写出三种执行方式所需时间表达式；
若K=300,t取=4Δt，t译=5Δt，t执=6Δt，分别计算三种执行方式所需时间
2．在下述流水线上完成算式M=Πai（i=1～8）
（1）合理分解算式；
（2）画出各算式执行过程时空图；
（3）计算吞吐率和效率。
3求向量D=A*（B+C），向量长度为N，分解为下列3条向量指令:
①V3←存储器（将A送V3、6τ）
②V2←V0+V1存储器（B+C送V2、6τ）
③V4←V2*V3（A*（B+C）送V4、7τ）
当采用下列3种方式工作时，各需多少时间才能得到全部结果:
1）①②③串行执行;
2）①②并行执行完后，再与③串行;
3）采用链接技术;
4）画出链接特性图.
[例1]现有长度为4向量A和B，请分别画出在下列4种结构的处理器上求点积A·B的时空图，并求完成全部结果的最少时钟拍数。
设处理器中每个部件的输出均可直接送到任何部件的输入端或存入缓冲器，其间的传送延时不计，指令和源操作数均能连续提供。
（1）处理器有一个乘法部件和一个加法部件，不能同时工作，部件内也只能顺序方式工作，完成一次加法或乘法均只需5拍；
（2）与
（1）基本相同，只是乘法部件和加法部件
升级会员 