可预置的定时显示报警系统3.docx

可预置的定时显示报警系统3.docx

《可预置的定时显示报警系统3.docx》由会员分享，可在线阅读，更多相关《可预置的定时显示报警系统3.docx（18页珍藏版）》请在冰豆网上搜索。

可预置的定时显示报警系统3

1设计任务描述

1.设计要求

1.1设计目的

⑴掌握可任意预置时间的显示报警系统的构成、原理与设计方法；

⑵熟悉集成电路的使用方法。

1.2基本要求

⑴设计一个可任意预置×分×秒的显示报警系统；

⑵时间显示系统为按秒减法计数；当减计数到30秒时显示的时间数字开始闪烁（闪烁频率为4Hz），直到归零为止。

⑶计数归零时发出声音报警信号；

⑷系统能准确地预置和清零。

1.3发挥部分

（1）减计数报警

（2）预置报警电路设计

2设计思路

在这次实训中，我的设计题目是可预置显示报警系统，在这个课题的设计中，我的基本思路是利用一个555器件的单稳态多谐振荡器来产生信号CP，然后利用一个74161和两个74160组成的分频电路来将振荡器产生的信号调节到合适的值，然后利用两个计数器将时间定为30秒，而这两个计数器通过接受分频电路来的信号工作，其中一个控制十位，另一个控制各位，这样达到了从30秒减到0秒的过程，而为了达到每五秒让显示器显示一次的目的，我用一个74160构成五进制的计数器并连接锁存器，将两个控制十位和个位的计数器与锁存器的输入端连接，而锁存器的输出端和译码器的输入端连接，再将译码器和显示器相连接，这样当电路运行时，每过五秒，显示器就可以显示一次，而如果没有五进制连接的锁存器，那显示器则是每一秒显示一次。

为实现报警的目的，我使用了两个比较器并且和计数器的输出端相连，当十位和个位的数字均为0的时候可以使扬声器发声，这样就达到了当30秒结束的时候可以发出警报的目的。

上述即为我对可预置显示报警系统课题设计的大致思路。

3设计方框图

分频电路

4各部分电路设计及参数计算

4.1多谐振荡电路

我设计的此部分电路是利用单稳态触发器构成的多谐振荡器,由一个555单稳态触发器组成，它的主要功能是作为信号源，提供CP脉冲.它的工作原理是当电路处于Q1和Q2为0时,将开关打开,电路开始振荡,其工作过程如下:

在起始时,单稳态触发器一的A1为低电平,开关S打开的瞬间,B端产生正跳变,单稳态触发器一被触发,Q1输出正脉冲,它的脉冲宽度为1.1RC稳态触发器一暂态结束时,Q1的下跳沿触发单稳态触发器2,Q2端输出正脉冲,此后,Q2的下跳沿又触发单稳态触发器一,如此周而复始的产生振荡,其下就为逻辑原理图.

4.2分频电路

这部分电路的功能是对由多谐振荡电路产生的CP脉冲进行分频以得到一赫兹的秒脉冲.由上述可知,我设计的振荡电路将产生1600赫兹的CP脉冲,如果我要得到一赫兹的CP

脉冲,那么我将需要一个十六进制的计数器和两个十进制的计数器串行工作,可以应用74161和74160器件.

举例来说,针对下面电路中的74161和74160的连接方式来说明它的工作原理.将振荡

电路产生的CP脉冲输入到74161计数器的CP端,经过74161器件的进位是输出信号RCO经过反相器即非门反相后作为74160器件的计数脉冲,很显然,这是一个异步计数器,虽然两个芯片的控制使能控制信号都为1,但只有当74161器件由1111变成0000状态,使其RCO由1变为0,CP2由0变为1时,74160器件才能计入一个脉冲,其他情况下,74160器件都将保持原有的状态不变.这样就以串行进位的方式连接成160进制计数器.同理,后面再以同样的方式连接一个74160器件,那么1600进制的计数器就连接好了,它开始工作时就可以对信号的频率进行分频.

分频电路的连接原理图如下:

4.3减计数电路

利用两个十进制可逆减计数器74LS192作为实现整个电路的减数工作.首先,了解可十进制可逆减计数器74LS192的工作原理,将其两个计数器串联.74LS192的置数端为低有效,因此将两个置数端分别接地,然后就可以置数.电路工作的起始状态为30,一个计数器的输入端P3P2P1P0置为0011,另一个计数器的输入端为0000,当置数端不为低电平时,计数器开始计数工作,它将会从30逐一递减至0.

4.4锁存电路

锁存电路的工作原理是利用了具有锁存功能的集成器件74LS75和一五进制的计数器相连得到的.这样在锁存器中就可以得到5,实现了设计中要求的显示器每5秒显示一个数的功能.

4.5显示电路

由7448七段显示译码器,驱动器和显示器构成了显示电路,此图分别是十位显示和个位显示.7448输出高电平有效,用以驱动共阴极显示器.,

4.6报警电路

此部分电路为报警电路,到0时刻时喇叭可以发出声响.我是利用比较器来控制喇叭.在此部分中,比较器的作用就如同开关,它工作的原理是将两个计数器74LS192的输出端分别接到74LS85的输入端,另外八个端口接地.如果两组数据相等,那么输出为1,喇叭响.单稳态电路,它的特点是在触发脉冲没有加入之前,电路保持稳定状态,当输入一个触发脉冲时,电路状态发生暂时翻转,进入到暂稳态,过了一段时间后,电路有自动恢复到原来状态,这个暂稳态的时间可以通过对RC电路的参数调整加以改变,因此此单稳态触发器在触发后输出的脉冲宽度可以调整,且它是通过RC电路的冲放电的延迟来实现暂态过程的.而我所应用的是微分型单稳态电路,它由低电平脉冲触发,输出低电平暂态波形.然后连接喇叭,经过三极管的放大处理,喇叭开始鸣响.计算喇叭响多长时间,就得根据电容C和电阻R的参数来计算.计算公式为T=1.1RC

5工作过程分析

在工作过程中，需要有一个振荡电路作为信号源，我使用了一个555构成的多谐振荡电路作为信号源来产生信号，而为了有让秒表有计时的合适频率，我使用了分频器来调节从555发出的信号，然后我使用两个减数计数器74192，其中一个作为十位计数器，一个作为个位计数器，它的置数端为低有效，因此先将计数器的置数端接地，将数字定为30,通入由分频器处理得来的信号，减计数器开始工作,这实现了由30秒到0秒的减数步骤。

而为了达到每五秒让显示器显示一次的目的，.将一个五进制的计数器连接到锁存器的锁存允许端,然后将锁存器的输出端和译码器的输入端相连接,这就可以实现在显示器上每五秒显示一次,即是由30秒显示25秒,再显示20直至到0时刻,否则，没有五进制计数器的话，显示器则是每一秒显示一次，30、29、28这样显示、

最后，为了有报警系统，我使用了两个比较器和减数计数器的输出端相连接，当个位和十位都是0的时候，由一个单稳态电路开始产生信号,然后经电源供电使扬声器发出警报。

以上就是我设计的可预置时间的定时报警系统的工作过程。

6主要元器件介绍

6.1十进制可逆计数器74LS192

74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：

图6.1.1十进制可逆计数器74LS192的引脚排列及逻辑符号

此图为74LS192的功能表：

输入

输出

RD

P3

P2

P1

P0

Q3

Q2

Q1

Q0

1

×

×

×

×

×

×

×

0

0

0

0

0

0

×

×

d

c

b

a

d

c

b

a

0

1

×

1

×

×

×

×

加计数

0

1

1

×

×

×

×

×

减计数

图6.1.2十进制74LS192的功能表

74LS192的特点是有两个时钟脉冲输入端CPU和CPD,TCD为非同步借位输出端,TCU为非同步进位输出端，在RD=1,PL=0的条件下,作加计数时,令CPD=1,计数脉冲从CPU输入;

作减计数时,令CPU=1,计数脉冲从CPD输入,TCD为非同步借位输出端,此外,还具有异步清零和异步置数的功能

6.2计数器74LS160

74LS160是中规模集成同步十进制加法计数器，具有异步清零和同步预置数的功能。

使用74LS160通过置零法或置数法可以实现任意进制的计数器。

图6.2.1计数器74LS160的引脚图

计数器74LS160的功能如下:

1．清零：

当清零端为低有效时，Q0＝Q1＝Q2＝Q3＝0。

2．预置：

当预置端为低有效时，在CP脉冲的上升沿作用下，计数器的输出端仍然输出预置的数据。

3．锁存：

当使能端为低有效时，计数器停止工作，为锁存状态。

4．计数：

当使能端EP＝ET＝1时，为计数状态。

时钟CP

异步清0

同步置数

EP    ET

工作状态

×

0

×

×     ×

不工作

↑

1

0

×     ×

清零

×

1

1

0      1

置数

×

1

1

×     0

保持

↑

1

1

1      1

计数

图6.2.2计数器74LS160的功能表

6.3锁存器74LS75

6.3.1锁存器74LS75的引脚图

74LS175锁存器是由四个D触发器构成的,因为D触发器具有锁数据的功能,即置0置1的功能.因为一个触发器能存储1位二进制数，所以由N个锁存器或触发器可以构成N位寄存器。

4位寄存器74LS75就是由四个D锁存器构成的。

一个4位的集成寄存器74LS175的逻辑电路图和引脚图分别如图下图所示。

其中,RD是异步清零控制端。

在往寄存器中寄存数据或代码之前，必须先将锁存器清零,否则有可能出错。

6.4比较器74LS85

集成数值比较器74LS85的功能

图6.4.1集成数值比较器74LS85的功能表

集成数值比较器74LS85可进行二进制码和BCD码的比较,对两个4位字的比较结果由三个输出端Fa>b,Fa

将若干个集成数值比较器74LS85级联可比较长的字,此时低级位的Fa>b,FaB,A

小结

在本周的课程设计之中，我学习到了许多以前书本上无法学习到的东西，在老师的指导下，我了解了各种电子元器件，如计数器，数据选择器，锁存器，译码器，显示器等等，以前在书上的学习只知道它们的属性之类，但对于如何将它们组合而成有效的电路我则是毫不了解，而在这一周之中，我去弥补了这方面的不足，我学习到了如何用单稳态触发器产生多谐振荡，如何调频，如何有效的利用锁存器。

然而，在课程设计之初，我们也都对于如何有效的设计出合理的电路比较茫然，不知道这些元器件组合到一起会有什么效果，但是在老师的指导下，我们渐渐了解了课程设计大体内容，同时，我们也为了更加有效的了解自己所设计的电路，我们在网上，在图书馆中，不断查阅着对我课程设计有用的资料，通过对于这些资料的了解，我也在课程设计的道路上走的越来越远，开始谁都是不懂得，但是只要我们有心去学习，那么困难也是很容易解决的，尤其，每个课题都是一个小组共同完成的，虽然每个人所设计的内容大体上是不相同的，但毕竟是一个课程设计课题，所以在一定程度上有相似之处，所以我们小组内的成员也相互交流自己的所学和技巧，在这样的学习中我们也是一点一点的进步着，我们也从中体会到团队合作的重要性，一个人的能力终究是有限的，而大家齐心协力则可以事半功倍。

同时，这次的课程设计也提高了我们的自主学习能力，因为课程设计的内容大部分是书本上所没有的，所以要想设计出有效的电路，就必须充分了解足够的课外知识，如何选择，如何学习也成了另外一个问题，比如画图所使用的Multisim软件，是我们从前从来都没有接触过的，在使用这款软件之初，连如何安装这款软件都必须向其他专业的同学请教，然后再逐步摸索如何利用这款软件设计出即合理又美观的电路。

总之，在这周的课程设置之中，我们遇到了许多的困难，但是我们都通过自己的努力将这些困难一一解决，而在困难解决之后的成就感更让我们感觉到了这一周学习的充实和收获，看到自己所完成的电路图，即使在设计之中有再多的不开心，看到之后我们的心情也被喜悦所充斥，更发觉这一周的课程设计获益匪浅。

致谢

作为一个数字电子技术课程基础比较薄弱的学生，能够完成这次课程设计，完全归功于同学的帮助和老师的指导，在课程设计中，我遇到了太多的问题无法解决，而同组的同学可以帮助我逐一将问题想出解决的办法，让我绘制电路图，写报告这些事情能够顺利的进行。

同时，没有老师的指导，我也是无法完成课题的，尤其在课程设计开始的时候，我所绘制的原理图有着诸多问题，感谢老师在开始就将我存在的问题一一指出并提出建议帮助我将这些问题解决。

最后，再次感谢那些帮助过我的同学和老师，没有你们的帮助，我是无法完成这次课程设计的，也是因为你们的帮助，让我了解到了更多的知识，同时也加强了我学习的积极性，帮助我继续学习这些知识。

参考文献

[1]张海贵,范伦才.数字集成电路概述.北京:

人民邮电出版社,2002

[2]赵负图.数字逻辑集成电路手册.北京:

化学工业出版社,2004

[3]康华光,邹寿彬.电子计数基础.北京:

高等数学出版社,2000

[4]王春娴.电子元器件的选用.北京：

清华大学出版社，2003

[5]张启元.集成电路计数器原理.北京：

化学工业出版社，1995

附录A1逻辑电路图

元器件清单

序号

名称

型号

数量

1

555

74121

2

2

十进制计数器

74LS160

3

3

十进制计数器

74LS192

2

4

十六进制计数器

74LS161

1

5

锁存器

74LS75

2

6

与非门

74LS21

2

7

六输入反相器

74LS04

3

8

显示器

LED七段

2

9

比较器

74LS85

2