第21章触发器和时序逻辑电路.docx

第21章触发器和时序逻辑电路.docx

《第21章触发器和时序逻辑电路.docx》由会员分享，可在线阅读，更多相关《第21章触发器和时序逻辑电路.docx（11页珍藏版）》请在冰豆网上搜索。

第21章触发器和时序逻辑电路

第21章触发器和时序逻辑电路

本章要求:

1.掌握R－S、J－K、D触发器的逻辑功能及不同结构触发器的动作特点。

2.掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，

会分析时序逻辑电路。

3.学会使用本章所介绍的各种集成电路。

4.了解集成定时器及由它组成的单稳态触发器和多谐振荡器的工作原理。

重点：

1．R－S、J－K、D触发器的逻辑功能；

2．二进制计数器、十进制计数器的逻辑功能。

难点：

1．触发器的动作特点；

2．分析时序逻辑电路；

21.1双稳态触发器

双稳态触发器：

是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。

特点：

1、有两个稳定状态“0”态和“1”态；

2、能根据输入信号将触发器置成“0”或“1”态；

3、输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。

21.1.1R－S触发器

1.基本R－S触发器

基本R－S触发器状态表逻辑符号

2.可控RS触发器

可控RS状态表逻辑符号

21.1.2JK触发器

1.电路结构

2.工作原理

3.JK触发器的逻辑功能

C高电平时F主状态由J、K决定，F从状态不变。

C下降沿触发器翻转（F从状态与F主状态一致）。

SD、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD、RD应接高电平。

21.1.3D触发器

1.电路结构

2.逻辑功能

结论：

C上升沿前接收信号，上降沿时触发器翻转，（其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1=Dn；上升沿后输入D不再起作用，触发器状态保持。

（即不会空翻）

D触发器状态表逻辑符号

21.1.4触发器逻辑功能的转换

1.将JK触发器转换为D触发器

2.将JK触发器转换为T触发器

3.将D触发器转换为T´触发器

21.2寄存器

寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。

它由触发器和门电路组成。

一个触发器只能存放一位二进制数，存放n位二进制时，要n个触发器。

按功能分：

数码寄存器、移位寄存器

21.2.1数码寄存器

仅有寄存数码的功能。

21.2.2移位寄存器

不仅能寄存数码，还有移位的功能。

所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。

四位左移移位寄存器状态表

再继续输入四个移位脉冲,从Q3端串行输出1011数码

2.并行、串行输入/串行输出寄存器

21.3计数器

计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。

按计数功能：

加法计数器、减法计数器、可逆计数器

按计数脉冲引入方式：

异步计数器、同步计数器

按计数制：

二进制计数器、十进制计数器、N进制计数器

21.3.1二进制计数器

按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。

要构成n位二进制计数器，需用n个具有计数功能的触发器。

1.异步二进制加法计数器

异步计数器：

计数脉冲C不是同时加到各位触发器。

最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。

2.同步二进制加法计数器

同步计数器：

计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。

异步二进制加法计数器线路联接简单。

各触发器是逐级翻转，因而工作速度较慢。

同步计数器由于各触发器同步翻转，因此工作速度快。

但接线较复杂。

同步计数器组成原则:

根据翻转条件，确定触发器级间连接方式—找出J、K输入端的联接方式。

21.3.2十进制计数器

十进制计数器：

计数规律：

“逢十进一”。

它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。

十进制加法计数器状态表

1.十进制同步加法计数器

2.异步十进制计数器

74LS290是异步二-五-十进制集成计数器

74LS290功能表

74LS290外引线排列图

21.3.3任意进制计数器

反馈置“0”法：

当满足一定的条件时，利用计数器的复位端强迫计数器清零，重新开始新一轮计数。

利用反馈置“0”法可用已有的计数器得出小于原进制的计数器。

二片74LS290可构成100以内的计数器

例：

二十四进制计数器