模电数电实验.docx
《模电数电实验.docx》由会员分享,可在线阅读,更多相关《模电数电实验.docx(11页珍藏版)》请在冰豆网上搜索。
模电数电实验
实验一、单级放大电路实验
一、实验目的
1、学习设置和调整放大电路的静态工作点。
2、掌握放大电路放大倍数、输入阻抗和输出阻抗的测量方法。
3、观察Rb、RL的变化对输出波形和放大倍数的影响。
二、实验内容
1、静态工作点的调试与测量。
2、放大倍数AV的测量。
3、观察并分析静态工作点对放大器输出波形的影响。
4、观察Rb和RL的变化输出波形和放大倍数的影响。
三、预习要求
1、复习单级放大电路的原理。
2、弄清放大电路的调试步骤和测试方法。
3、思考:
⑴当电路输出波形出现饱和失真和截止失真时,电路应如何调整?
⑵对电路而言如果输入信号Ui加大,输出波形将出现何种失真?
⑶在测量放大电路的放大倍数时,使用的是晶体管毫伏表,而不是用万用表的交流档。
四、实验步骤
1、按照图1-1所示原理图,在“三极管放大电路”区找出相应元件,连接电路。
图1-1单极放大电路
2、静态工作点的调试与测试
检查连线无误后接通+12V直流电源,在无输入信号的情况下,调节RP1,使UCE=6V,即可认为工作点调好,然后用直流电压表和直流电流表分别测量静态工作点Q。
静态工作点测试
测试条件
测试值
计算值
UB
UE
UC
IC
UBE
UCE
IC
rbe
UCE=6V
3、基本放大电路的放大倍数测试
在B点输入端加1KHz、5mV的正弦交流信号,用示波器观察输出波形u0(必须不失真)。
用晶体管毫伏表测试u0、ui的值,并记录即可求得Au 。
电压放大倍数和输出阻抗的测试值
测试条件
测试数据
由测试值计算
理论计算
UO
不失真
Rc
RL
Ui
Uo
Au
Ro
Au
4、输入电阻Ri的测试
在A点输入端加入输入信号,在u0不失真的情况下,测出us和ui的值,则根据下式可计算出Ri。
输入电阻的测试值:
测试条件
测试值
由测试值计算
理论值
u0不失真
Us
Ui
5、输出阻抗Ro的测试
电路输出阻抗是指从集电极输入阻抗,分别测出接RL时的u0与不接RL时的u0′根据下式可求R。
6、工作点对波形失真的影响
调整RP1,增大时,观察输出波形为截止失真,减小时,则为饱和失真,记录示波器的波形。
五、实验报告要求
1、报告应包括实验目的、实验内容、实验步骤等。
2、简述该实验的原理,画出电路图。
3、列出各测量的数据表格,进行计算,画出波形图,分析所测量的数据与理论值相比较分析误差原理。
实验二、比例运算电路实验
一、实验目的
1、掌握用集成运算放大器组成比例电路的性能及特点。
2、学会上述电路的测试和分析方法。
二、预习要求
1、预习集成运放在理想状态下的分析计算。
2、预习负反馈电路的基本原理。
三、实验内容
1、电压跟随器
1)实验电路按图6-1所示接线,检查无误后,接通±12V电源。
2)按表6-1要求进行实验,观察现象并总结电压跟随器的主要特点。
图6-1电压跟随器
表6-1
ui(V)
-2
-1.5
0
+1.5
+2
U0(V)
RL=∞
RL=5.1K
2、反相比例放大器
1)假设运算放大器为理想的,理论计算此电路的电压放大倍数。
2)实验电路按图6-2所示接线,检查无误后,接通±12V电源。
图6-2 反相比例放大器
3)在电路输入端加入f=100Hz交流信号电压,,调节ui的大小,测量输出电压uo,填入表6-2中,计算其电压放大倍数,并与理论值比较。
用双踪示波器观察输入、输出波形是否反相。
表6-2
直流输入电压ui(V)
0.1
0.2
0.3
0.4
输出电压
uo
理论估算(V)
实测值(V)
误差
3、同相比例放大器
1)实验电路按图6-3所示计算其电压放大倍数。
2)接图6-3接线,检查无误后,接通±12V电源。
图6-3同相比例放大器
3)同样在电路输入端加入f=100Hz交流信号电压,调节ui的大小,测量输出电压uo,填入表6-3中,计算其电压放大倍数,并与理论值比较。
用双踪示波器观察输入、输出波形是否同相
表6-3
直流输入电压ui(V)
0.1
0.2
0.3
0.4
输出电压
uo
理论估算(V)
实测值(V)
误差
四、实验报告:
1、总结本实验中3种运算电路的特点及性能。
2、分析理论计算与实验结果误差的原因
实验三数字试验箱实验及门电路测试
一、实验目的
1、熟悉数字电路实验箱的使用方法;
2、掌握门电路逻辑功能测试方法。
二、实验原理
门电路的静态特性。
1、四2输入与非门74LS00引脚及功能
三、实验设备与器件
设备:
1、数字电路实验箱一台
2、万用表一只
器件:
1、74LS00一片(四2输入与非门)
2、导线若干
四、实验内容和步骤
1、测试与非门的逻辑功能。
测量74LS00二输入与非门的真值表:
将测量结果填入表1中。
表174LS00逻辑测试
输入
输出
逻辑功能
AB
Y
电压(V)
LL
LH
HL
HH
2、基本RS触发器的逻辑功能
按图用与非门74L00构成基本RS触发器。
输入端/R、/S接电平开关,输出端Q、/Q接电平指示器。
按功能表的要求测试逻辑功能记录之。
五、预习要求
1、阅读实验指导书,了解数字电路试验箱的结构;
2、了解器件74LS00的引脚结构以及基本RS触发器的功能;
3、TTL电路的使用注意事项。
实验四计数器及其应用
一、实验目的
了解集成计数器的种类、学会计数器的测试方法及功能扩展
二、实验设备及器件
1、数电实验箱
2、十进制同步计数器74LS160(异步清除、同步置数)
3、四2输入与非门74LS00
三、实验原理及步骤
(一)十进制同步计数器74LS160功能测试
1、集成电路外引线图、逻辑符号及功能图
2、功能说明
十进制同步计数器74LS160是一种通用型中规模集成芯片,时钟信号上升沿有效,异步清除,同步置数。
设有四个数据输入端D、C、B、A,逻辑输入端为时钟输入CLK、清除端CLR、使能输入端EP、ET、置数端LD。
计数结果以BCD码从QD、QC、QB、QA输出,RCO为进位信号输出端。
CLR:
异步清零端(也可用RD或Cr表示),低电平有效。
当CLR=“0”时
QD=QC=QB=QA=0
LD:
置数端,配合输入数据D、C、B、A预置计数器初态。
当LD=“0”,时钟信号上升沿到达时置数有效。
EP、ET:
使能输入端(也可用ENP、ENT或S1、S2表示)。
当EP=“0”或
ET=“0”、EP=ET=“0”时,计数静止,计数器处于暂停状态。
计数状态:
CLR=LD=EP=ET=“1”。
四、实验内容
1、计数功能测试
参数记录表
CLK
QD
QC
QB
QA
RCO
十进制数
K1=0
K1=1
0
0
0
0
0
0
K3=0
表1
CLK
QD
QC
QB
QA
十进制数
0
0
0
0
0
0
2、实现6进制计数
提示:
去掉K1开关,按图连接清零支路,K2、K3掷于高电平,K4、K5、K6、K7任意状态。
五、预习要求
1、阅读实验指导书,了解数字电路试验箱的结构;
2、了解器件74LS160的引脚结构;
3、使能端的使用注意事项。