第五章-输入输出及接口芯片的应用.ppt

第五章-输入输出及接口芯片的应用.ppt

《第五章-输入输出及接口芯片的应用.ppt》由会员分享，可在线阅读，更多相关《第五章-输入输出及接口芯片的应用.ppt（112页珍藏版）》请在冰豆网上搜索。

第5章输入输出及接口芯片的应用,5.1总线技术5.2I/O接口概述5.3中断系统5.4定时与计数5.5并行接口5.6串行接口,5.1总线技术,PC机从其诞生以来就采用了总线结构方式。

自1970年美国DEC公司在PDP11/22小型计算机上采用Unibus总线以来,随着计算机技术的迅速发展，各大公司相继推出了各种标准的、非标准的总线，总线速度是制约计算机整体性能的最大因素。

当前总线结构方式已经成为微机性能的重要指标之一。

5.1.1PC/XT总线,1、总线的概念计算机系统中各模块之间互连的链路叫做总线，它支持模块之间的信息传送。

总线就是各种信号线的集合，是计算机各部件之间传送数据、地址和控制信息的公共通路。

从物理结构来看，它是由一组导线和相关的控制、驱动电路组成。

在微型计算机系统中有各式各样的总线，总线常被作为一个独立部件看待。

2、PC/XT总线的构成,1）地址总线A0A19：

用来对系统存储器或I/O接口进行寻址。

2）数据总线D0D7：

双向，数据总线，用来在微处理器、存储器和I/O接口之间传送数据、控制命令或信息。

3）控制线（21根）ALE：

输出，地址锁存允许信号。

该信号由8288总线控制器提供，用来锁存CPU送出的地址信息，供其它的芯片或外设读取。

在I/O通道中它与AEN配合作为CPU地址有效的指示。

ANE：

地址允许信号。

该信号用来切断CPU对总线的控制。

允许在I/O通道中（即在I/O扩展总线中）进行DMA传送。

当AEN为高电平（有效电平）时，由DMA控制器控制地址总线和数据总线，并提供读写命令。

MEMR*，MEMW*：

输出，内存读取、写入信号。

此信号在CPU启动存储器访问总线周期时，由总线控制器所驱动。

IOR*，IOW*：

输出，I/O读、写信号。

当CPU需要向I/O接口读取或写入数据时，相应信号会变成低电平。

IRQ7IRQ2：

输入，第2级至第7级硬件中断请求输入信号。

这些信号是I/O接口向CPU发出的请求服务信号，其中IRQ2优先级最高，IRQ7优先级最低。

中断请求信号由IRQ信号的上升沿（由低至高的跳变）产生，它应一直保持高电平，直到CPU响应为止。

DRQ3DRQl：

DMA请求输入信号。

此信号用来表示外部设备要求进入DMA周期。

若某一外设或I/O接口具有高速传输能力且有大量数据要传输，希望与内存直接进行数据传输（即DMA），而不希望通过CPU时，可启动此号信。

此信号直接进入主板上的DMA控制器，由DMA控制器按优先顺序，决定让哪个I/O接口传输数据。

DACK0DACK3：

DMA通道03的DMA响应信号。

此信号由DMA控制器发出，表示对应的DRQ信号（DMA请求DRQ1DRQ3）已被接受。

4）状态线（2根）5）辅助线（11根）,3、时钟周期、指令周期、总线周期,1）时钟周期：

时钟信号CLK的周期，是微处理器处理操作的最基本的时间单位（CPU的主频）。

2）指令周期：

取出并执行一条指令的时间。

一般由若干个机器周期组成。

机器周期：

通常用内存中读取一个指令字的最短时间周期。

指令不同，所需的机器周期数也不同。

对于一些简单的单字节指令，在取指令周期中，指令取出到指令寄存器后，立即译码执行，不再需要其它的机器周期。

对于一些比较复杂的指令，例如转移指令、乘法指令，则需要两个或者两个以上的机器周期。

3）总线周期由于存储器和I/O端口是挂接在总线上的，CPU对存储器和I/O接口的访问，是通过总线实现的。

通常把CPU通过总线对微处理器外部（存储器或I/O接口）进行一次访问所需时间称为一个总线周期。

一个总线周期一般包含4个时钟周期，T1状态、T2状态、T3状态和T4状态，必要时，可在T3、T4间插入一个至数个Tw。

T1状态输出存储器地址或I/O地址。

T2状态输出控制信号。

T3和Tw状态总线操作持续，并检测READY以决定是否延长时序。

T4状态完成数据传送,5.1.2微机总线的标准和分类,1、总线标准与性能指标所谓总线标准，可视为系统与各模块、模块与模块之间一个互连的标准界面。

这个界面对两端的模块都是透明的，即界面的任一方只需根据总线标准的要求完成自身一面接口的功能要求，而无需了解对方接口与总线的连接要求。

因此，按总线标准设计的接口可视为通用接口。

目前流行的总线标准有：

（1）ISA（IndustrialStandardArchitecture）总线，又称AT总线，它采用独立于CPU的总线时钟，因此CPU可采用比总线频率更高的时钟，有利于CPU性能的提高。

但ISA总线没有支持总线仲裁的硬件逻辑，因此不支持多台主设备系统，且ISA上的所有数据的传送必须通过CPU或DMA接口来管理，因此使CPU花费了大量时间来控制与外部设备交换数据。

ISA总线时钟频率为8MHz，最大传输率为16MB/s。

2）EISA（ExtendedIndustrialStandardArchitecture）总线，是一种在ISA基础上扩充开放的总线标准，它与ISA完全兼容，它从CPU中分离出了总线控制权，是一种智能化的总线，能支持多总线主控和突发方式的传输。

EISA总线的时钟频率为8MHz，最大传输率可达33MB/s，数据总线为32位，地址总线为32位，扩充DMA访问。

3）PCI（PeripheralComponentInterconnect外部设备互连总线）是由Intel公司提供的总线标准。

具体特点：

32位总线，扩展支持64位总线，包括数据总线和地址总线；33M总线时钟，增强方式66M总线时钟；支持多总线结构，在一条总线上，可多个CPU同时工作，共享总线资源；5V、3.3V两种信号电压标准。

总线性能指标,1）总线宽度总线宽度又称为总线位宽指的是总线中数据总线的数量，用bit（位）表示，总线的位宽指的是总线能同时传送的数据位数，即我们常说的16位、32位、64位等总线宽度的概念。

在工作频率固定的条件下，总线的位宽越宽则总线每秒数据传输率越大，也即总线带宽越宽。

2）总线时钟频率总线时钟是总线中各种信号的定时标准，也称为总线的工作频率，以MHz为单位。

它是指用于协调总线上的各种操作规程的时钟信号的频率。

工作频率越高则总线工作速度越快，也即总线带宽越宽。

一般来说，总线时钟频率越高，其单位时间内数据传输量越大，但不完全成正比例关系。

3）最大数据传输速率（带宽bandwidth）。

最大数据传输速率指的是在总线中每秒钟传输的最大字节量，有时也被称为带宽（bandwidth），用MB/s表示，即每秒多少兆字节。

总线数据传输速率总线宽度*总线频率/8在现代微机中，一般可做到一个总线时钟周期完成一次数据传输，因此，总线的最大数据传输速率为总线宽度除以8（每次传输的字节数）再乘以总线时钟频率。

例如，PCI总线的宽度为64位，总线时钟频率为33.3MHz，则最大数据传输速率为64833.3266MB/s。

但有些总线采用了一些新技术（如在时钟脉冲的上升沿和下降沿都选通等），使最大数据传输速率比上面的计算结果高。

总线是用来传输数据的，所采取的各项提高性能的措施，最终都要反映在传输速率上，所以在诸多指标中最大数据传输速率是最重要的。

总线带宽、总线位宽、总线工作时钟频率的关系举个例子就很容易明白了。

高速公路上的车流量取决于公路车道的数目和车辆行驶速度，车道越多、车速越快则车流量越大；总线带宽就象是高速公路的车流量，总线位宽仿佛高速公路上的车道数，总线时钟工作频率相当于车速，总线位宽越宽、总线工作时钟频率越高则总线带宽越大。

当然，单方面提高总线的位宽或工作时钟频率都只能部分提高总线的带宽，并容易达到各自的极限。

只有两者配合才能使总线的带宽得到更大的提升。

1）按照总线传递的内容分类：

地址总线AB、数据总线DB、控制总线CB。

2）按总线所处的位置可分为：

片内总线：

在CPU内部，寄存器之间和算术逻辑部件ALU与控制部件之间传输数据所用的总线称为片内总线。

（即芯片内部的总线）又称为内部总线或内总线。

（InternalBus）片外总线：

CPU与内存RAM、ROM和输入/输出设备接口之间进行通讯的通路。

把片外总线又称为外部总线或外总线（ExternalBus）。

CPU通过总线实现程序取指令、内存与外设的数据交换。

2、总线的分类,3）按照总线的结构分类单总线结构：

在这种结构中，将CPU、主存和I/O设备都挂到一组总线上，形成单总线结构的计算机。

这种结构最明显的特点就是，当I/O与主存交换信息时，原则上不影响CPU的工作，CPU仍可继续处理不访问主存或I/O的操作，这就使CPU工作效率有所提高。

但是，因为只有一组总线，当某一时刻各部件都要占用时，就会出现争用现象。

双总线结构：

在单总线基础上，又单独开辟一条CPU与主存之间的通路，叫存储总线。

这组总线速度高，只供主存与CPU之间传输信息。

这样既提高了传输效率，又减轻了系统总线的负担，还保留了I/O与存储器交换信息时不经过CPU的特点。

5.1.3ISA总线,5.1.4PCI总线,5.2.1接口的概念与I/O接口计算机两部件之间的界面称之为接口。

接口的主要功能是：

（1）数据缓冲及输入、输出

（2）寻址功能（3）命令译码（4）同步、联络和控制功能,5.2I/O接口概述,1）I/O接口与I/O设备之间交换的信号通常有四种：

数字量、模拟量、开关量、脉冲量。

2）I/O接口与CPU之间交换的信息通常有三种：

数据信息、状态信息、控制信息。

2、I/O接口的交换信号,5.2.2I/O接口的典型结构,内部结构数据寄存器：

存放外设与主机之间传送的信息，在缓冲区可存放一批数据。

状态寄存器：

存放外设或接口的状态。

控制（命令）寄存器：

存放控制外设的信号或命令。

注：

同样的二进制代码，在不同的寄存器中将有不同的作用。

外部特性接口电路的外部特性由其引出信号来体现：

（1）面向处理器一侧的信号（与CPU的连接）：

类似处理器总线或系统总线，主要处理地址译码。

（2）面向外设一侧的信号（与外设连接）：

与外设有关，但可以笼统地分成外设的数据信号、状态信号和控制信号主要功能

（1）数据缓冲：

匹配快速的处理器与相对慢速的外设的数据交换

（2）信号变换：

把信号相互转换为适合对方的形式,CPU通过接口对外设进行控制的方式有以下几种：

1）程序控制方式这种方式下，CPU通过I/O指令询问指定外设当前的状态，如果外设准备就绪，则进行数据的输入或输出，否则CPU等待，循环查询。

这种方式的优点是结构简单，只需要少量的硬件电路即可，缺点是由于CPU的速度远远高于外设，因此通常处于等待状态，工作效率很低。

5.2.4I/O数据传输的控制方式,2）中断处理方式在这种方式下，CPU不再被动等待，而是可以执行其他程序，一旦外设为数据交换准备就绪，可以向CPU提出服务请求，CPU如果响应该请求，便暂时停止当前程序的执行，转去执行与该请求对应的服务程序，完成后，再继续执行原来被中断的程序。

中断处理方式的优点：

为CPU省去了查询外设状态和等待外设就绪所花费的时间；提高了CPU的工作效率，还满足了外设的实时要求。

中断处理方式的缺点：

需要为每个IO设备分配一个中断请求号和相应的中断服务程序；每传送一个字符都要进行中断，启动中断控制器，还要保留和恢复现场以便能继续原程序的执行。

3）DMA（直接存储器存取）传送方式DMA最明显的一个特点是它不是用软件而是采用一个专门的控制器来控制内存与外设之间的数据交流，无须CPU介入，大大提高CPU的工作效率。

在进行DMA数据传送之前，DMA控制器会向CPU申请总线控制权。

5.3.1中断概述5.3.28086/8088的中断系统5.3.38259A可编程控制器5.3.48259的应用,5.3中断系统,中断响应的条件：

CPU应工作在中断方式（CPU开中断，IF=1）申请中断的事件优先级别到位CPU执行完当前一条完整的指令以后作用：

提高CPU的工作效率提高实时数据的处理时效可以实现多任务多用户管理,5.3.1中断概述,中断源：

引起中断的原因或来源。

中断