rru技术介绍ppt课件.ppt

rru技术介绍ppt课件.ppt

《rru技术介绍ppt课件.ppt》由会员分享，可在线阅读，更多相关《rru技术介绍ppt课件.ppt（146页珍藏版）》请在冰豆网上搜索。

RRU技术介绍,目录,一、RRU硬件系统架构简介,二、RRU射频链路设计,三、数字中频介绍,四、RRU可靠性设计,目录,一、RRU硬件系统架构简介,二、RRU射频链路设计,三、数字中频介绍,四、RRU可靠性设计,RRU硬件系统架构简介,请下载后阅读,RRU（RemoteRFUnit）远端射频单元完成对基带下行信号的调制放大和发射完成对射频信号的接收放大和解调根据应用有单天线和多天线RRU支持智能天线支持多频段（A、F、E、D）,RRU硬件系统架构简介,RRU硬件系统架构简介,请下载后阅读,数字控制单元数字中频单元系统时钟本振单元收发信单元功放单元天线合路器和滤波器电源及防雷单元,RRU硬件系统架构简介,完成IR协议处理完成时隙控制实现RRU级联恢复低抖动的时钟信号支持在线升级能力支持本地操作维护和研发测试完成开关切换支持电源接口的检测,RRU硬件系统架构简介,数字中频单元主要功能实现基带信号到数字中频的调制功能实现数字中频解调成基带信号的功能。

实现数字DPD功能收发信机主要功能实现下行数字中频到模拟中频射频的发信功能。

实现上行模拟射频到模拟及数字中频的收信功能实现DPD反馈通路功能。

实现驻波比检测反射通道功能,RRU硬件系统架构简介,发射链路DAC、IQ调制器、射频放大器、功率放大器、滤波器接收链路LNA、射频放大器、下变频器、中频DVGA、ADC时钟与本振数字时钟、射频本振反馈链路耦合器、下变频器、ADC,RRU硬件系统架构简介,请下载后阅读,DAC完成发射方向数据到模拟信号的转换IQ调制器完成发射方向中频模拟信号到射频信号的转换功率放大器将射频发射信号放大到要求的功率等级射频放大器完成射频信号的的小信号放大滤波器完成射频频段的选频，抑制带外干扰信号天线滤波器提供进一步的带外抑制性能,RRU硬件系统架构简介,请下载后阅读,LNA完成接收信号的低噪声放大，保证系统的接收灵敏度；下变频器完成接收方向信号从射频到中频的转换中频DVGA完成接收方向中频信号的放大且根据需求进行数字式增益调节ADC完成接收方向中频模拟信号到数字信号的转换,RRU硬件系统架构简介,耦合器完成对功放发射信号的收集，通过反馈通道回传至DPD模块进行运算下变频器完成反馈信号从射频到中频的转换ADC完成反馈通道中频模拟信号到数字信号的转换,RRU硬件系统架构简介,数字时钟完成系统时钟的恢复并为ADC、DAC、FPGA等器件及射频本振电路提供参考时钟射频本振提供IQ调制器、下变频器本振信号,RRU硬件系统架构简介,主要功能下行信号高功率放大上行信号低噪声放大上下行通道时分切换下行输出过功率保护功能提供下行前向功率和反向功率检测射频通道提供板卡温度检测功能提供产品标识数据和相关校准数据功能主要组成部分功放部分上行低噪放部分下行功放前向功率耦合部分下行反向功率耦合部分反馈、驻波及接收信号开关控制切换部分温度检测及数据存储部分,RRU硬件系统架构简介,发射链路的带外杂散抑制接收的带外阻塞信号的抑制以及防雷保护F/A双频段的合路,RRU硬件系统架构简介,目录,一、RRU硬件系统架构简介,二、RRU射频链路设计,三、数字中频介绍,四、RRU可靠性设计,一、射频收发链路指标分解,二、关键器件选型,RRU射频链路设计,主要指标：

频率稳定度（与振荡源的相位噪声有关）输出功率EVM（调制特性指标）接收机灵敏度（与增益和噪声有关）动态范围各种干扰的抑制（与滤波器及器件非线性有关）,射频收发链路指标分解,天线双工器的插入损耗必须很小。

低噪声放大器必须有很低的噪声、合适的增益、高的三阶互调截点及低的功耗。

混频器应有高的三阶互调截点及低的噪声。

频率合成器应有低的相位噪声、切换速率快。

滤波器中心频率的热漂移要小、频率响应误差小。

根据通信环境、通信距离、工作频段、调制方式等因素，兼顾系统可靠性、各组成部件的可实现性和难易复杂度，合理确定整机指标、分配部件指标、选择器件。

射频收发链路指标分解,额定发射功率：

瓦级rms最大发射功率：

额定功率2dB额定功率2.5dB（极限条件）动态范围：

额定功率-30dB邻道功率泄漏：

-40dBc（-40oC+55oC）次邻道功率泄漏：

-45dBc（-40oC+55oC）下行功控步长：

1、2、3dB,射频收发链路指标分解发射性能指标,发射主要性能指标发射机关闭功率：

-82dBm发射EVM：

12.5%发射PCDE：

-28dB频率稳定度：

0.05ppm占用带宽：

1.6MHz频谱模板：

满足3GPP规范要求杂散辐射：

满足3GPP规范要求,射频收发链路指标分解发射性能指标,参考灵敏度：

-110dBm动态范围：

30dB（-76dBm/1.28MHzAWGN干扰）加以下干扰信号时，灵敏度恶化不大于6dB邻道选择性：

-55dBmTDD信号1.6MHzoffset阻塞特性（带内）：

-40dBm窄带CDMA信号3.2MHzoffset阻塞特性（带外）：

-15dBmCW信号2045MHz互调特性：

-48dBmoffset3.2MHzCW信号+offset6.4MHz2码道TDD信号,射频收发链路指标分解接收性能指标,发射功率PoutPout（dBm）=Gfilter（dB）+GPA_（dB）+GRF+Pout_DIF线性指标ACLR，在链路预算中折算成IP3调制精度EVM，主要受限于射频本振的相位噪声动态范围：

目前通过调整基带数据实现，要求射频通道向下30dB仍工作在线性范围。

下行功控步长：

通过基带功率控制实现发射机关闭功率：

设计时需要考虑发射噪声底及开关的隔离度频率稳定度：

由参考源和射频本振决定占用带宽：

由DIF部分的RRC滤波器决定频谱模板、杂散辐射：

通过优选器件线性度及链路中的滤波器来达到指标。

射频收发链路指标分解发射指标分配,发射机的频谱特性包括占用带宽、带外辐射和杂散等三个方面：

占用带宽指99的平均发射功率所占用的频带宽度。

3GPP标准规定采用滚降系数为=0.22的根升余弦频谱成型滤波器时，占用带宽1.6MHz。

射频收发链路指标分解发射指标分配,带外辐射指发射信道近端的频谱特性，这里主要指邻信道和次邻信道的功率泄漏（ACLR）。

杂散指发射频谱远端的寄生辐射，主要是一些发射互调产物和发射通道的泄漏。

射频收发链路指标分解发射指标分配,3GPP规定发射机的调制质量用EVM和PCDE来衡量。

要求：

EVM12.5%PCDE-28dB这两个指标之间有近似固定的对应关系：

所以我们可以仅关心EVM这个指标。

PCDE=20*lg（EVM）-10*lg16+2（dB）,射频收发链路指标分解发射指标分配,影响EVM指标的因素包括：

输入IQ信号幅度不平衡正交调制器移相误差（IQ相位不平衡）载波泄漏通道幅度不平坦性通道相位失真本振相位噪声非线性失真等。

采用数字中频技术的系统中，影响调制质量的主要因素是发射信道的幅度不平坦、相位失真、非线性失真和本振相位噪声。

射频收发链路指标分解发射指标分配,在给定指标的基础上，本振相位噪声对EVM的贡献在2.4%到4%左右。

滤波器的幅度失真对EVM的贡献为2%，相位失真对EVM的贡献为1.5%器件非线性失真对EVM的贡献为4%将以上几部分的影响独立考虑，用下式计算总的EVM。

实际EVM指标应该根据各部分器件的指标实现难度来均衡分配，不至于对某一部分电路的指标要求过高而难以实现。

射频收发链路指标分解发射指标分配,根据参考灵敏度对收信链路的噪声系数提出要求：

这里C/I为基带IQ信号的解调噪声门限，根据系统仿真结果取。

NF为收发信链路的噪声系数，Pmin为参考灵敏度电平（-110dBm）。

10lg（kT0BW）-113dBm/1.28MHz为输入热噪声功率。

计算可得到收信链路的噪声系数,射频收发链路指标分解接收性能指标分配,邻信道选择性由接收机的信道滤波器保证。

根据3GPP标准，接收机的输入功率为时，可接受的总的噪声功率（包括干扰）为：

其中。

热噪声功率：

，占总噪声功率的1/4。

因此，邻信道干扰占总噪声功率的3/4，即。

则要求信道滤波器对邻信道干扰的抑制为：

射频收发链路指标分解接收性能指标分配,阻塞特性主要衡量收信链路抗强干扰的能力。

该指标主要由射频滤波器和信道滤波器来保证。

阻塞包括带内和带外两个部分。

带内阻塞：

要求中频选择避免产生互调干扰、信道滤波器对阻塞信号要有足够的抑制，还要保证收信通道有足够的动态。

计算：

总的噪声功率仍然为，按3/4P计算为-101.25dBm，因此信道滤波器在3.2MHz处的选择性应该达到101.25dBm40dBm61.25dB以上。

此外，带内阻塞电平还需对本振的远端噪声提出要求。

射频收发链路指标分解接收性能指标分配,带外阻塞干扰，主要靠天线滤波器、收信机中的射频滤波器和混频器的特性来保证足够的抑制。

带外干扰重点考虑的应该是混频镜像、半中频（）和偏离本振谐波一个中频的频率点（）。

容易得到收信链路对镜像频率的抑制要达到101.25dBm-15dBm=86.25dB,主要靠天线滤波器和收信机中的射频滤波器保证。

射频放大器的带宽特性也可能会提供适当的抑制。

射频收发链路指标分解接收性能指标分配,在有强干扰时，本振远离中心频率的相位噪声将可能对接收机产生影响，包含噪声的本振信号与单音干扰信号混频后产生带内的干扰。

如图所示。

射频收发链路指标分解接收性能指标分配,本振远端噪声对信号的影响,请下载后阅读,一、射频收发链路指标分解,二、关键器件选型,RRU射频链路设计,输出功率决定功放增益。

小信号输出功率基本恒定，功放（包括驱动级）根据要求的输出功率选择合适增益及输出功率等级的放大管）。

要求的输出功率越高，对功放管的增益要求越高，功率等级越大数据峰均比决定功放所需达到的线性度，数据峰均比越大，功放管的1dB压缩点功率越高，也就是功率等级越高工作频率范围功放是窄带器件，需要根据不同的工作频率范围选型。

关键器件选型原则射频功放,请下载后阅读,DAC：

根据系统对ACLR、EVM指标的要求，核算到DAC输出端口的ACLR和EVM指标，对DAC的SFDR、SNR、有效位数进行评估并选型IQ调制器主要考虑输出功率、噪底等射频放大链路根据DAC输出功率及基本固定的小信号输出功率确定链路的总增益（包含IQ调制器、滤波器引入的损耗及放大器带来的增益），放大器主要考虑供电电压的统一、工作电流尽量低的器件，根据总增益采用尽可能少的放大器数量，线性指标要符合链路设计要求；时钟本振器件主要考虑相位噪声、杂散指标,关键器件选型原则射频链路器件,LNA：

主要考虑噪声系数指标，须满足系统对参考灵敏度指标的要求。

两者之间有较为固定的换算关系，选取增益尽量大一些的器件（如大于20dB），此外还须考虑防静电性能射频放大链路（包括LNA）增益根据参考灵敏度指标要求和基带解调门限、以及带内阻塞信号功率和ADC饱和电平进行核算（包括下变频器、滤波器引入的损耗及放大器带来的增益），放大器主要考虑供电电压的统一、工作电流尽量低的器件，根据总增益采用尽可能少的放大器数量，线性指标要符合链路设计要求；,关键器件选型原则射频链路器件,请下载后阅读,下变频器：

主要考虑变频损耗（增益）、IIP2、IIP3、端口间隔离度等指标ADC：

根据信号带宽（链路信号及反馈信号带宽）、中频频率、时钟频率来核算ADC所需采样速率、采样带宽以及有效位数；根据系统灵敏度要求核算出要求的ADC的SNR、SFDR指标。

SFDR也会影响到灵敏度和DPD的性能在多天线RRU系统中可以考虑采用多通道ADC提高板卡集成度，同时须考虑ADC本身的一些重要指标，如SFDR、SNR等时钟本振器件主要考虑相位噪声、杂散指标,关键器件选型原则射频链路器件,请下载后阅读,基带信号带宽基带数据速率通道数量需要完成的功能（如DDC、DUC、DPD、CFR等都要实现还是实现其中某些功能项）根据以上几个主要因素确定FPGA容量后，尽量选择系列产品，可以满足pin-pin兼容替换的需求，便于设计的平台化，向上向下衍生相关产品,关键器