数字电路.docx
《数字电路.docx》由会员分享，可在线阅读，更多相关《数字电路.docx（20页珍藏版）》请在冰豆网上搜索。
数字电路
Ø数制和码制
1.表示数量大小
基本概念：
基数？
数码？
位权？
数制几种进制：
特点，表示方法
转换：
二进制
模拟按权展开
信号十进制小数：
乘基数取整法
数字表现形式数码整数：
除以基数倒取余数法八十六
算术运算：
+-*/想要只用移位和相加全部解决补码
正数：
原码＝反码＝补码
负数：
原码按位取反反码加1补码
补码的运算
2.表示不同事物或事物的不同状态，又称“代码”编制规则：
码制（各种码制的特点、相互关系）
十进制代码：
（书上还有5211码）
注：
8421BCD码和十进制间的转换是直接按位（按组）转换
如：
（36）10=（00110110）8421BCD=（110110）8421BCD
（101000101111001）8421BCD=（5179）10
格雷码（循环码）：
①相邻性：
任意两个相邻码组间仅有一位的状态不同。
②循环性：
首尾两个码组也具有相邻性。
ASCII码（美国信息交换标准代码）：
采用7位二进制编码，用来表示27（即128）个字符。
注意0~9，a~z,A~Z的ASCII码特点
Ø逻辑代数基础
一、逻辑代数（开关代数、布尔代数）
与（逻辑相乘）Y=A·B=AB
1.基本运算或（逻辑相加）Y=A+B
非（逻辑求反）Y=（A）‘
衍生出：
与非：
或非：
与或非：
异或：
互为反运算同或：
2.基本公式（定律）：
衍生出常用公式：
3.基本定理：
（注意结合例题进行练习、理解）
代入定理：
任何一个含有某变量的等式，如果等式中所有出现此变量的位置均代之以一个逻辑函数式，则此等式依然成立。
反演定理：
对于任意一个逻辑函数式F，做如下处理：
①运算符“.”与“+”互换,“”与“⊙”互换
②常量“0”换成“1”，“1”换成“0”；
③原变量换成反变量，反变量换成原变量。
那么得到的新函数式称为原函数式F的反函数式
对偶定理：
若两逻辑式相等，则它们对应的对偶式也相等。
对于任意一个逻辑函数式F，做如下处理：
①运算符“.”与“+”互换,“”与“⊙”互换；
②常量“0”换成“1”，“1”换成“0”；
那么得到的新函数式称为原函数式F的对偶式F′
二、逻辑函数
表现形式：
1.逻辑真值表
2.逻辑图
3.波形图
4.逻辑函数式【注意这几种表现形式之间的转换】
（1）形式：
一般形式：
任何一个逻辑函数式都可以通过逻辑变换写成以下五种形式
与或式
或与式
与非－与非式
或非－或非式
与或非式
两种标准形式：
1>最小项之和式——标准与或式
如：
最小项（Minterm）：
在n变量逻辑函数中，由所有n个变量以原变量或反变量的形式出现一次而组成的乘积项（与项）。
2>最大项之积式－－标准或与式
最大项（Maxterm）:
在n变量逻辑函数中，由所有n个变量以原变量或反变量的形式出现一次而组成的或项（和项）。
3>最小项和最大项的关系－－互为反函数
具有无关项的逻辑函数（非完全描述的逻辑函数）：
任意项：
为1，位0均可
无关项
约束项：
恒等于0的最小项（因为始终为0，所以既可以将它们写进逻辑函数式中，也可以删去，不影响函数值）
（2）化简方法：
公式化简法（注意：
善于利用代入定理，灵活运用公式；一般很容易看出时使用）
并项法
消因子法
吸收法
消项法
配项法
卡诺图化简法：
1.n变量的卡诺图：
将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻地排列起来，所得到（上下，左右闭合）的图形。
2.特点：
几何相邻：
一是相接，即紧挨着；二是相对，即任意一行或一列的两端；三是相重，即对折起来位置重合。
3.图形实例：
二变量三变量
四变量
4.*用卡诺图表示逻辑函数
（1）首先化为最小项之和式：
进行公式转化。
（2）将这些最小项在卡诺图的对应位置填入1，其它位置填入0即可。
5.*用卡诺图化简逻辑函数
（1）找出可合并的最小项
（2）选取化简后的乘积项，原则：
①尽量画大圈，但每个圈内只能含有2n（n=0,1,2,3……）个相邻项。
要特别注意对边相邻性和四角相邻性。
2n个方格合并，消去n个变量。
②圈的个数尽量少。
③卡诺图中所有取值为“1”的方格均要被圈过，即不能漏下取值为“1”的最小项。
④保证每个圈中至少有一个“1格”只被圈过一次，否则该圈是多余的
6.含有无关项的逻辑函数，由于在无关项的相应取值下，函数值随意取成0或1都不影响函数原有的功能，因此可以充分利用这些无关项来化简逻辑函数，即采用卡诺图化简函数时，可以利用Ø（或×）来扩大卡诺圈。
原则：
需要时才用，不需要时不用
第四章组合逻辑电路
组合逻辑电路：
在任何时刻，输出状态只决定于当前时刻的输入状态，而与电路在该时刻之前的状态无关。
分析方法：
（1）从输入到输出逐级写出逻辑函数式，综合；
（2）将函数式进行化简或转化
（3）为更直观，可画出真值表
（4）说明给定电路的逻辑功能
设计方法：
根据给出的实际逻辑问题，求出实现这一逻辑功能的最佳逻辑电路
①逻辑抽象。
将文字描述的逻辑命题转换成真值表叫逻辑抽象。
首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的0、1两种状态分别对输入、输出变量进行逻辑赋值，即确定0、1的具体含义；最后根据输出与输入之间的逻辑关系列出真值表。
②根据真值表，写出相应的逻辑函数表达式。
③将逻辑函数表达式化简,并变换为与门电路相对应的最简式。
④根据化简的逻辑函数表达式画出逻辑电路图。
（⑤工艺设计。
包括设计机箱、面板、电源、显示电路、控制开关等等。
最后还必须完成组装、测试。
）
常用组合逻辑电路
竞争冒险现象
常用组合逻辑电路
一、编码器
普通编码器：
任何时刻只允许输入一个编码信号，否则输出将发生混乱
实例：
优先编码器：
允许同时输入两个以上的编码信号。
当几个输入信号同时出现时，
只对其中优先权最高的一个进行编码。
实例：
（1）8线-3线优先编码器74LS148
【注意控制管脚的功能，16线–4线优先编码器的改装P171】
（2）二-十进制优先编码器74LS147
二、译码器：
将每个输入的二进制代码，译成对应的输出高、低电平信号
1.实例：
（1）二进制译码器（74LS138）
【应用：
组成4线-16线译码器P177】
（2）二–十进制译码器（74LS42）
（3）显示译码器
液晶显示器
七段字符显示器共阴极，高电平亮
半导体数码管共阳极，低电平亮
BCD–七段显示译码器
2.用译码器设计组合逻辑电路P187
三、数据选择器（亦称“多路选择器”）：
每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关。
实例：
用两个带附加控制端的4选1数据选择器组成一个8选1数据选择器P189
四、加法器
半加器：
不考虑来自低位的进位，将两个1位二进制数相加。
一位加法器
全加器：
在两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应的加数和来自低位的进位3个数相加。
多为加法器：
串行进位加法器、超前进位加法器
五、数值比较器
一位：
两个1位二进制数A和B比较
多位：
比较两个多位数的大小时，必须自高而低地逐位比较，而且只有在高位相等时，才需要比较低位
实例：
4位数值比较器74LS85
【应用：
用两片74LS85组成一个8位数值比较器】
注意：
用中规模集成电路器件设计组合逻辑电路要重点学习
组合逻辑电路中的竞争-冒险现象
1.概念：
竞争：
在组合电路中，某一输入变量经不同途径传输后，由于门电路的传输延迟时间的不同，则到达电路中某一会合点的时间有先有后，这种现象称为竞争。
冒险：
由于竞争而使电路输出出现不符合门电路稳态下的逻辑功能的现象，即出现了尖峰脉冲（毛刺），这种现象称为冒险。
2.检测方法：
在输入变量每次只有一个改变状态的简单情况下，只要输出端的逻辑函数在一定条件下能简化成：
Y=
或Y=
即可判定存在竞争-冒险。
3.消除方法：
接入滤波电容法、引入选通脉冲法、修改逻辑设计法（增加冗余项）
第五章触发器
一、触发器：
能够储存一位二进制代码
1、SR锁存器
用或非门或与非门组成，电路结构，图形符号，特性表
2、电平触发的触发器
电路结构、图形符号、特性表（当CLK=1时与SR锁存器的特性表一样）、CLK=0时保存的是之前的状态
3、D触发器
单端信号输入、电路结构、图形符号、特性表
4、脉冲触发的触发器
在每个CLK周期里输出端的状态只能改变一次
a、主从SR触发器
电路结构、图形符号（注意clk的有效电平）、特性表、动作特点
主触发器在CLK=1期间可发生多次翻转
b、主从JK触发器
电路结构、图形符号、特性表、动作特点
为了使即使出现S=R=1这种不定情况，触发器的状态也是确定的，将输出端信号接回到输入端便可达到要求。
当J=K=1时，CLK下降沿到达后（CLK以高电平为有效信号）触发器将翻转为与初态相反的状态，且在CLK=1期间主触发器只能翻转一次，所以必须考虑CLK=1期间输入状态的全部变化过程。
5、边沿触发的触发器
提高可靠性和抗干扰能力，触发器的次态仅仅取决于CLK信号下降沿（或上升沿）到达时刻输入信号的状态。
图形符号、特性表
二、逻辑功能及其描述方法
SR触发器
特性表、特征方程、基本的图形符号、状态转换图
S
R
Q
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
不定
1
1
1
不定
=S+
SR=0（约束条件）
JK触发器
特性表、状态转换图、特征方程、图形符号
J
K
Q
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
=J
+
T触发器是将JK触发器的两个输入端连在一起作为输入端的触发器
D触发器
特性表、图形符号、状态转换图
D
Q
0
0
0
0
1
0
1
0
1
1
1
1
SR触发器和T触发器可以有JK触发器做相应的变化而得到。
在分析触发器的时候，要注意CLK的有效电平,多练习课后习题。
第六章时序逻辑电路
一、概念
二、同步时序逻辑电路的分析方法
（1）从给定的逻辑图中写出每个触发器的驱动方程
（2）将得到的这些驱动方程代入相应触发器的特性方程，得到每个触发器的状态方程，从而得到由这些状态方程组成的整个时序电路的状态方程组。
（3）根据逻辑图写出电路的输出方程
根据这三个方程，写出逻辑电路的状态转换表，状态转换图和时序图
三、常用的时序逻辑电路
1、寄存器与移位寄存器
了解它们的电路组成和基本功能，双向移位寄存器的功能表，理解相应的例题。
2、计数器
基本原理，清楚二进制计数器74161各控制端的功能和对应的工作状态，注意置数和置零的区别，对应了解其他进制的计数器，它们各控制端的功能其实很多都是相似的
构成任意进制计数器的方法：
（a）、m在n机智计数器的顺序技术过程中，设法使之跳跃n-m个状态，就可得到m进制计数器，实现跳跃的方法有置零法和置数法。
注意这两种方式在计数器中是同步的还是异步的，不同的方式跳跃的结果也不同。
对于异步置零端来说，只要产生的置零信号加到计数器的这个端，计数器将即刻产生变化；对于有同步置零输入端的计数器，它的变化不会引起计数器立刻变化，要等下一个时钟辛哈到达后才改变。
（b）、m>n的情况
把多片n进制计数器组合起来，通过整体置零或置数法才能构成m进制计数器。
计数器间的连接方式也有串行进位和并行进位两种。
在构成计数器的同时也要注意进位信号的输出方式，要根据不同电路的特征来定。
移位寄存器型计数器：
环形计数器、扭环形计数器
了解它们的电路结构和状态转换图。
四、时序逻辑电路的设计方法
1、同步时序逻辑电路的设计方法
a、逻辑抽象，得出电路的状态转换图或状态转换表
（1）分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。
（2）定义输入、输出逻辑状态和每个电路状态的含义，并将电路状态顺序编号
（3）按照题意列出电路的状态转换表或画出电路的状态转换图
b、状态化简
若两个电路状态在相同的输入下有相同的输出，并且转换到同样一个次态去，则这两个状态为等价状态，可以合并为一个。
c、状态分配
首先确定触发器的数目，其次给每个电路状态规定对应的触发器状态组合。
d、选定触发器类型，求出电路的状态方程、驱动方程和输出方程
e、根据得到的方程式画出逻辑图
f、检查设计的电路能否自启动
以书上的相关例题为主，学习其解题步骤和思路，然后多练习课后习题。
第七章半导体储存器
半导体存储器：
一种能存储大量二值数字信息的大规模集成电路
一、存储器分类：
1.只读存储器（ROM）：
①只能读出，不能写入；
②存储的数据不会因断电而消失，具有非易失性
固定ROM（掩膜ROM）：
厂家把数据“固化”在存储器中，用户无法进行任何修改。
使用时，只能读出，不能写入
PROM（一次性可编程ROM）：
出厂时，存储内容全为1（或全为0），用户可根据自己的需要进行编程，但只能编程一次
可编程ROMEPROM（紫外线擦除可编程ROM）
E2PROM（电可擦除可编程ROM）
快闪存储器
2.随机存取存储器（RAM）：
①可随时读出，也可随时写入数据；
②断电后存储的数据随之消失，具有易失性。
静态随机存储器（SRAM）
动态随机存储器（DRAM）
二、存储器容量的扩展【结合习题练习】
位扩展方式－－增加I/O端个数
可用多片芯片并联的方式来实现：
①各地址线、读/写线、片选信号对应并联，
②各芯片的I/O口作为整个RAM输入/出数据端的一位。
字扩展方式－－增加地址端个数
可以利用外加译码器控制芯片的片选（CS）输入端来实现。
①各片RAM对应的数据线、读/写线对应并联；
②低位地址线也并联接起来；
③要增加的高位地址线，通过译码器译码，将其输出分别接至各片的片选控制端。
三、用存储器实现组合逻辑函数P384习题
WelcomeTo
Download!
!
!
欢迎您的下载，资料仅供参考！
升级会员 