安徽农业大学数字电路复习题1.docx
《安徽农业大学数字电路复习题1.docx》由会员分享，可在线阅读，更多相关《安徽农业大学数字电路复习题1.docx（17页珍藏版）》请在冰豆网上搜索。
安徽农业大学数字电路复习题1
一、填空
1．4位十六进制数转化为二进制数有__________位。
2．时序电路可分为Mealy型和__________型。
3．逻辑代数三种基本运算为、、。
。
4． 十进制整数转换成二进制整数的方法是 。
5．（39）10=（ ）2;（87）10=（ ）8421BCD
6．门电路的扇出系数N指的是 。
7．七段数码显示器有两种接法，称 法和 法。
它的七段是指 。
8常用的组合逻辑电路有 、 和 。
9．基本RS触发器的“0”和“1”态是以 （输入，输出）端的状态定义的，其逻辑函数为 ， 。
10．常用的触发方式，一般有电平触发和 触发。
其中， 触发器可以有效地避免空翻现象。
11．二进制（10100）2对应的十进制数为，十六进制数为。
12．二进制（0.1101）2对应的八进制数为，十六进制数为。
13．八进制（4.5）8对应的十进制数为，二进制数为。
14．十进制数（15.25）D对应的八进制数为，二进制数为。
15．余3码10010110.1100对应的8421码为，十进制数为。
16．TTL三态电路的三种可能输出状态是，，。
17．组合逻辑电路当前输出只与当前输入（有、无）关，而且与过去的输入（有、无）关。
18．
19.为使F=A，则B应为何值（高电平或低电平）？
B:
B:
B:
20.为使F=
，则A应为何值（高电平或低电平）？
A：
A：
A：
21.已知函数表达式为
，则它的对偶式G=，
反演式
=。
22．在数字电路中，逻辑变量的值只有个。
23．在逻辑函数的化简中，合并最小项的个数必须是个。
24．化简逻辑函数的方法，常用的有和。
25．逻辑函数A、B的同或表达式为A⊙B=（用与或式表示）。
26．4线—10线译码器又叫做进制译码器，它有个输入端和个输出端,个不用的状态。
27．T触发器的特性方程Qn+1=。
28．组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于计数器。
29．四位双向移位寄存器74LS194A的功能表如表所示。
由功能表可知，要实现保持功能，应使，当RD=1；S1=1,S0=0时 ，电路实现功能。
74LS194A的功能表
S1S0
工作状态
0
1
1
1
1
××
00
01
10
11
置零
保持
右移
左移
并行输入
30．若要构成七进制计数器，最少用个触发器，它有个无效状态。
31．根据触发器结构的不同，边沿型触发器状态的变化发生在CP时，其它时刻触发器保持原态不变。
32． 格雷码的特点是相邻两个码组之间有（）位码元不同。
33． 要使JK触发器异步置1，则应使（）为高电平，（）为低电平。
34． 若1101是2421BCD码的一组代码，则它对应的十进制数是（）
35． 在组合逻辑电路中，若其输出函数表达式满足F=A+/A或F=（）就可能出现冒险现象。
二、选择
1．AB+A在四变量卡诺图中有（ ）个小格是“1”。
A.13 B.12 C.6 D.5
2．16位输入的二进制编码器，其输出端有（ ）位。
A.256 B.128 C.4 D.3
3．下列一组数中，是等值的。
①（A7）16②（10100110）2③（166）10
A．①和③B.②和①C.②和③
4．在逻辑函数中的卡诺图化简中，若被合并的最小项数越多（画的圈越大），则说明化简后。
A．乘积项个数越少B．实现该功能的门电路少
C．该乘积项含因子少 Ｄ．以上都不对
5．在逻辑函数的卡诺图化简中，合并相邻项（画圈）的方法必须画成形状。
A．三角形B.矩形C.任意
6．
的最小项之和的形式是。
A.
B.
C.
7．在下列各种电路中，属于组合电路的有。
A．编码器B.触发器C.寄存器 Ｄ．计数器
8．74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出
= 。
Ａ.00010000，B.11101111C.11110111
9．8线—3线优先编码器74LS148的优先权顺序是I7，I6，……I1，I0，输出Y2Y1Y0，输入低电平有效，输出为三位二进制反码输出。
当I7I6，……I1I0为11100111时，输出Y2Y1Y0为。
A．011B.100C.110
10．在以下各种电路中，属于时序电路的有。
A．反相器B.编码器
C.寄存器D.数据选择器
11．RS触发器当R=S=0时，Qn+1=。
A．0B.1C.QnD.Q
三、化简
1.分别将下列各逻辑式化简为最简“与－或”式（方法不限）。
（1）
；
（2）
；
（3）
；
（4）
2、用卡诺图化简法将下列两函数化简为最简的与-或式：
（1）
；
（2）
（3）F3（A，B，C，D）=∑（m3,m5,m6,m7,m10），给定约束条件为m0+m1+m2+m4+m8=0
（4）F4（A,B,C,D）=∑（m2,m3,m7,m8,m11,m14）,给定约束条件为m0+m5+m10+m15=0。
3.用代数法将下列函数化简为最简“与-或”式：
（1）
（2）
（3）
（4）
四、证明或计算
1、证明等式：
2、写出下列函数的对偶式G和反演式
。
（注意，反演式要求使用反演法则求解）
1.
；
2.
。
3.
；
4.
五、作图
1．画出图（A）所示门电路的输出波形图，其输入波形如图（B）所示。
2．触发器电路如图A所示，已知CP、A、B波形如图B，并设触发器初态为0，
（１）写出触发器的次态方程，（２）画出Q1,Q2端波形。
5.主从结构JK触发器各输入端的电压波形如图所示，试画出JK触发器的输出端Q及Q的波形。
六、分析
1分析下列电路为几进制计数器。
要求：
（1）写出驱动方程
（2）写出次态方程（3）画出状态转换图（4）判断电路是否会自启动
2．分析下列电路为几进制计数器。
要求：
（1）写出驱动方程；
（2）写出次态方程；（3）画出状态转换图；（4）判断电路是否会自启动。
3．已知如下图所示逻辑电路图，试写出其逻辑式并用最少的门电路来表示。
4．已知如下图所示逻辑电路图，试写出其逻辑式并用最少的门电路来表示。
5．已知逻辑函数的真值表如下，试写出其对应的最简“与－或”式。
（要求写出具体步骤）
ABCD
Y
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0
0
0
1
0
0
1
1
0
0
0
1
1
1
1
1
6．试分析下列所示时序电路，要求：
1.写出电路的驱动方程；2.状态方程；3.输出方程4.画出电路的状态转换图；5.描述电路的逻辑功能6.判断该电路能否自启动。
7．试写出下列图中所连接的触发器电路的次态方程并说明其实现的逻辑功能。
8．分析下图所示电路的逻辑功能，要求：
写出输出的逻辑函数式，列出真值表，并说明电路的逻辑功能。
9．写出下图所示电路输出Y、Z的逻辑函数式。
芯片为3线—8线译码器74LS138。
10．写出下图所示电路输出Y1、Y2、Y3的逻辑函数式并说明各自表示的逻辑功能，其中芯片为3线—8线译码器74LS138。
11分析如图所示组合逻辑电路的功能（表达式、真值表及功能说明）
12．画出下图（a）、（b）的状态转换图，分别说明它们是几进制计数器。
（a）（b）
13使用74LS194四位双向移位寄存器接成如图所示电路，由CP端加入连续时钟脉冲，试写出其状态转换图，并验证该电路能否自启动。
Cr
CP
S1S0
功能
0
X
XX
异步清零
1
↑
00
保持
1
↑
01
右移
1
↑
10
左移
1
↑
11
并行输入
七、设计
１．设计能实现全减器功能的组合电路。
要求：
列出真值表，写出标准表达式，画出电路图。
2．某产品有A、B、C、D四项质量指标，其中A为主要指标，产品检验标准规定：
当主要指标及两项次要指标都合格时，产品定为合格品，否则定为不合格品。
设计一个指标检验电路。
要求：
列出真值表，写出标准表达式，画出电路图。
3．用3-8译码器及与非门设计下列两函数。
（译码器输出为反码输出，即输出低电平有效）
4．用八选一数据选择器实现下列函数：
5．用“与非”门和反相器设计一个三变量一致电路（当变量全部相同时输出为1，否则为0），要求
（1）列出真值表；
（2）画出符合要求的电路图
6、用“与非”门和反相器设计一个三变量不一致电路（当变量全部不相同时输出为1，否则为0），要求：
（1）列出真值表；
（2）画出符合要求的电路图
7．用3线-8线74LS138译码器及与非门设计一个全加器逻辑电路。
8试用双四选一数据选择器74LS153和必要的门电路实现下列两函数。
9.用3线-8线74LS138译码器及必要的门电路实现下列两函数。
9试用两片74LS161芯片和必要的门电路来组成一个57进制计数器，具体方法和初始状态自己设定。
设计要求：
1.分别写出初始状态和末状态；2.画出芯片连接图。
输入
输出
CP
Cr
LD
P
T
A
B
C
D
QA
QB
QC
QD
×
↑
×
×
↑
0
1
1
1
1
×
0
1
1
1
×
×
0
×
1
×
×
×
0
1
×
A
×
×
×
×
B
×
×
×
×
C
×
×
×
×
D
×
×
×
0
A
0
B
0
C
0
D
保持
计数
10、试用双四选一数据选择器74LS153实现“三人表决多数通过电路”逻辑。
升级会员 