抢答器课程设计.docx
《抢答器课程设计.docx》由会员分享,可在线阅读,更多相关《抢答器课程设计.docx(12页珍藏版)》请在冰豆网上搜索。
![抢答器课程设计.docx](https://file1.bdocx.com/fileroot1/2023-2/24/43276bdd-8e25-41a3-b4f9-924dec10465d/43276bdd-8e25-41a3-b4f9-924dec10465d1.gif)
抢答器课程设计
课程设计
课程名称_电子技术综合设计与实训
题目名称_八位数字抢答器_______
学生学院_自动化学院____________
专业班级________
学号__________
学生姓名______________
指导教师__张学习______________
2012年11月30日
广东工业大学课程设计任务书
题目名称
八位数字抢答器
学生学院
自动化学院
专业班级
学号
一、课程设计的内容
1、利用各种器件设计一个多路智力竞赛抢答器。
2、利用DE2板对所设计的电路进行验证。
3、总结电路设计结果。
二、课程设计的要求与数据
1、抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S0~S7表示。
2、设置一个系统清除和抢答控制开关S,该开关由主持人控制。
3、抢答器具有锁存与显示功能。
即选手按动按钮,锁存相应的编号,并在优先抢答选手的编号一直保持到主持人将系统清除为止。
4、抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如,30秒)。
当主持人启动"开始"键后,定时器进行减计时,同时扬声器发出短暂的声响,声响持续的时间0.5秒左右(这里改为LED灯亮0.5秒)。
5、参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。
6、如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定时显示器上显示00。
三、课程设计应完成的工作
1、复习编码器、十进制加/减计数器的工作原理,设计可预置时间的定时电路分析与设计时序控制电路。
画出定时抢答器的整机逻辑电路图,掌握智力抢答器的工作原理及其设计方法,并对各种元器件的功能和应用有所了解,并能对其在电路中的作用进行分析。
2、使用可编程逻辑器件和QUARTUSII软件,用原理图输入方法,进行编译,仿真。
3、模拟仿真结果正确后,结合实验板设置各输入、输出端;指定下载芯片,重新编译。
编译结果正确后下载到相应芯片中。
4、下载完成后,在实验板上验证结果。
四、课程设计进程安排
序号
设计各阶段内容
地点
起止日期
1
复习相关数电,电路知识,查找相关资料,初步确定总体的设计框架
实验2号楼-214
11.26-11.26
2
设计功能模块以及具体电路实现各功能模块功能
宿舍
11.26-11.26
3
将具体电路画出草图,修正,优化具体电路跟方案
宿舍
11.27-11.27
4
QUARTUSII作图,编译,进一步优化电路功能
宿舍
11.27-11.27
5
编译成功后,对电路图进行仿真,查看是否实现所需功能
宿舍
11.28-11.28
6
模拟仿真结果正确后,结合DE2板设置输入、输出端,指定下载芯片,编译正确后下载到芯片中,检验结果是否正确
实验2号楼-214
11.29-11.29
7
检验结果正确后,老师验收
实验2号楼-214
11.29-11.29
五、应收集的资料及主要参考文献
《数字电子技术基础》第五版阎石
Old-StyleMicrofunctions:
芯片功能介绍
QuartusII中文教程
八位数字抢答器指导书
发出任务书日期:
2012年11月26日指导教师签名:
计划完成日期:
2011年11月29日基层教学单位责任人签章:
主管院长签章:
摘要
设计一个多路智力竞赛抢答器,抢答器同时供8位选手在比赛时抢答之用,设置一个由主持人控制的清除按键跟一个开关,抢答器要具备显示和锁存功能。
选手抢答后,要显示并锁存选手的编号直至主持人reset为止。
选手必须在限定的时间(30s)内抢答,若在规定时间内无人抢答,系统会发出警报(alarm)并且不可再抢答。
开始抢答时系统发出响声通知,并开始倒计时,同时显示所剩时间,选手抢答后,倒计时停止,显示选手编号跟所剩时间。
按照要求设计可行方案,并利用QuartusII软件跟DE2开发板进行仿真、验证。
关键词:
优先,锁存,显示,控制,分频,重置,倒数。
目录
1设计任务目的及要求6
1.1设计任务6
2原理与模块介绍6
2.1抢答器原理6
2.2模块介绍7
3设计方案7
3.1总体方案8
3.2原理图8
4实验结果与数据处理10
4.1验证结果10
4.2QUARTUSII仿真10
5结论与问题讨论11
5.1方案优缺点11
5.2收获与心得体会12
参考文献12
1设计任务目的及要求
1.1设计任务
1、利用各种器件设计一个多路智力竞赛抢答器。
2、利用DE2板对所设计的电路进行验证。
3、总结电路设计结果。
1.2设计要求
1、抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S1~S8表示。
2、设置一个系统清除和抢答控制开关S,该开关由主持人控制。
3、抢答器具有锁存与显示功能。
即选手按动按钮,锁存相应的编号,并在优先抢答选手的编号一直保持到主持人将系统清除为止。
4、抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(30s)。
当主持人启动"开始"键后,定时器进行减计时,同时扬声器发出短暂的声响,声响持续的时间0.5秒左右。
5、参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。
6、如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定时显示器上显示00。
2原理与模块介绍
2.1抢答器原理:
当主持人控制开关处于“清除”位置时,RS触发器的
端为低电平,输出端(4Q~1Q)全部为低电平。
于是LED显示器灭灯;74148的选通输入端
=0,74LS148处于工作状态,此时锁存电路不工作。
当主持人开关拨到“开始”位置时,优先编码电路和锁存电路同时处于工作状态,即抢答器处于等待工作状态,等待输入端
7...
0输入信号,当有选手将键按下时(如按下S5),74LSl48的输出
=010,
=0,经RS锁存器后,CTR=l,
=1,74LS279处于工作状态,4Q3Q2Q=101,经74LS47译码后,显示器显示出“5”。
此外,CTR=1,使74l48的
端为高电平,74LSl48处于禁止工作状态,封锁了其它按键的输入。
当按下的键松开后,74l48的为
高电平,但由于CTR维持高电平不变,所以74LSl48仍处于禁止工作状态,其它按键的输入信号不会被接收。
这就保证了抢答者的优先性以及抢答电路的准确性。
当优先抢答者回答完问题后,由主持人操作控制开关S,使抢答电路复位,以便进行下一轮抢答
2.2模块介绍
抢答器大致分为3个模块:
控制模块:
用以控制开始抢答及抢答后的系统清除只用。
抢答模块:
用以选手抢答,并对第一个抢答的选手保留答题权利,使得其余的选手无法再抢答。
倒计时模块:
用以开始抢答之后的倒计时。
。
3设计方案
(描述设计思想及设计流程)
3.1总体方案
将整个抢答器分为3个功能模块加以实现,分为控制模块,抢答模块,倒计时模块。
然后再按照每个模块要实现的不同功能选用不同的芯片,不同的电路连接方式,一步步细分。
设计流程:
1、复习相关知识,查找相关资料,初步确定总体的设计方案。
2、根据总体方案划分功能模块,并设计具体电路实现各功能模块功能。
3、将具体电路画出草图,并加以修改,优化具体电路跟方案。
4、将具体电路输入QUARTUSII软件中,进行编译,进一步优化电路功能。
5、编译成功后,对电路图进行仿真,查看是否实现所需功能。
6、模拟仿真结果正确后,结合DE2板设置输入、输出端,指定下载芯片,编译正确后下载到芯片中,检验结果是否正确。
7、对设计方案及电路进行优化。
3.2原理图
抢答模块:
一是能分辨出8位按键的先后,并锁存优先抢答者的编号,供译码显示电路用;二是要使其他选手的按键操作无效。
选用8线—3线优先编码器74LS148和RS锁存器74LS279可以完成上述功能,其电路组成上图所示。
其工作原理是:
当主持人控制开关处于“RESET”位置时,RS触发器的
端为低电平,输出端(4Q~1Q)全部为低电平。
于是LED显示器灭灯;74148的
=0,74LS148处于工作状态,此时锁存电路不工作。
当主持人开关拨到“开始”位置时,优先编码电路和锁存电路同时处于工作状态,即抢答器处于等待工作状态,等待输入端
7...
0输入信号,当任意一个S按下时,74LSl48的输出
=010,
=0,经RS锁存器后,CTR=l,
=1,74LS279处于工作状态,4Q3Q2Q=101,经74LS47译码后,显示器显示出“5”。
此外,CTR=1,使74l48的
端为高电平,74LSl48处于禁止工作状态,封锁了其它按键的输入。
当按下的键松开后,74l48的为
高电平,但由于CTR维持高电平不变,所以74LSl48仍处于禁止工作状态,其它按键的输入信号不会被接收。
这就保证了抢答者的优先性以及抢答电路的准确性。
当优先抢答者回答完问题后,由主持人操作控制开关set,使抢答电路复位,以便进行下一轮抢答。
倒计时模块:
首先通过74292分频器将50MHZ的频率分频达到基本上为一秒的时钟周期。
然后利用两块74192级联,预置数设为30,主持人控制开关S拨在“清零”时,两片计数器LD置零,将由D3D2D1D0设定的时间送至Q3Q2Q1Q0,经译码器显示电路,显示抢答限定时间为30秒。
计数器减计。
当计数器减计数至0时,秒脉冲被封锁,计数器停止计数。
整体设计图
4实验结果与数据处理
(测试步骤、实验现象及数据分析)
4.1验证结果
软件作图,编译,设置输入、输出端,并对其进行仿真,将电路下载到芯片中进行验证,结果正确。
结果显示电路能够准确地将最先抢答的选手的编号锁存并显示,抢答开始时有短暂提示音,有30秒的倒计时,期间无抢答警报会响,开始开关能够控制整个电路,使得在开始抢答前,选手按键无效,系统清除按键使用正常,能够正常复位。
4.2QUARTUSII仿真
施加脉冲信号:
倒数个位:
倒数十位
某个选手抢答:
倒数当前总体显示为30,符合实验结果。
5结论与问题讨论
(完成设计要求的程度、遇到的问题及解决办法、存在的不足及改进思路、收获及心得体会)
5.1方案优缺点
本方案完全符合设计要求,能够全部将所要求的功能实现,并且方案简单,容易操作。
设计中,最难的一个环节是分频环节,由于数电分频器无法将频率分到刚好符合要求,在0.5秒的LED灯亮,只是接近0.5秒的亮过着、程中,倒计时通过74292分频器作用,使得分频后时钟周期大致为1秒。
方案的不足之处有,在最后几秒的抢答时间里,没有给参赛者任何的提示,可以通过数据比较器跟一个时钟信号与声音设备连接,做到一声一声的倒数几秒的提示音;参赛选手若以名字或者队名参赛,无法显示,只能显示编号。
5.2收获与心得体会
对于这次的课程设计我想说首先它让我重拾数电,对数电知识跟好的理解与掌握,这时候我庆幸了自己当初学数电的时候还是比较认真的;其次更深入地研究QuartusII软件,课程设计基本完成了老师的要求,能够实现全部的功能。
在进行实验的时候,遇到不少的问题。
一开始不知道该使用什么芯片去做实验,后来通过去图书馆借有关书籍,看看哪些芯片能达到编码,译码,锁存等,以及同时重新温习了上个学期的《数字电子技术基础》书本。
经过资料的搜集,基本确定了用哪类芯片达到哪类功能。
然后就研究电路图,画好电路图后,在宿舍编译了一下,嘿,过了。
怎一个兴奋啊。
到实验室上机,一开始在电脑上画好电路图后,编译也过了,问题是输入连接板的时候那个灯不亮,后来经过多方排查,确定了一件因素:
灯坏了。
这都是自己上机动手比较少造成的。
印证了一句话,浅水仍能淹死牛。
经过了这次课程设计,我收获良多。
在一开始的时候,很担心自己不能完成实验,因为把数电知识都忘记的差不多了,导致有点不自信。
后来经过多方帮助以及本人不懈努力也证明了Icandoit!
在设计电路的时候,思维欠缺全局性往往导致举步维艰。
所以经过这次课程设计,大幅度提高自己动手能力以及清晰认识到完成一项任务的各项准备,同时也为将来的工作打下夯实的基础!
参考文献
[1]阎石.数字电子技术基础.高等教育出版社;
[2]陈永浦.数字电路基础及快速识图[M].人民邮电出版社,2006:
275-277.
[3]侯建军.数字电路实验一体化教程[M].北京清华大学出版社,2005:
77