DSP技术复习答案要点.docx

DSP技术复习答案要点.docx

《DSP技术复习答案要点.docx》由会员分享，可在线阅读，更多相关《DSP技术复习答案要点.docx（30页珍藏版）》请在冰豆网上搜索。

DSP技术复习答案要点

DSP技术复习题

第一章习题

1.什么是DSP和DSP技术？

答：

数字信号处理和数字信号处理器二者的英文简写都为DSP。

数字信号处理是信号的数字化及数字运算和变换的处理。

数字信号处理器是一种适合完成数字信号处理运算的硬件芯片。

“DSP”一词常用来指数字信号处理器；

DSP技术：

和数字信号处理器相关的数字信号处理算法实现技术和理论，即采用通用的或专用的DSP处理器完成数字信号处理的方法与技术。

2.可编程DSP芯片的结构特点有哪些？

1）、改进的哈佛结构；

2）、多总线结构；

3）、流水线技术；

4）、多处理单元；

5）、特殊的DSP指令；

6）、指令周期短；

7）、运算精度高；

8）、丰富的外设；

9）、功耗低。

3.什么是冯.诺依曼结构？

什么是哈佛结构？

什么是改进的哈佛结构？

答：

三者结构如图所示。

1）、冯.诺依曼结构：

程序和数据空间组织在一起放在存储器中，一条总线完成了CPU和存储器之间的连接，程序和数据只能分时使用总线和CPU通信。

2）、哈佛结构该结构：

采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输。

3）、哈佛结构该结构：

改进哈佛体系结构分成三个存储区：

程序、数据、程序和数据共用，即允许在程序空间和数据空间之间相互传送数据，一般采用双存储空间和数条总线。

4.CISC和RISC分别指什么？

答：

CISC是复杂指令系统计算机（ComplexInstructionSetComputer）的简称，RISC是指精简指令系统计算机（ReducedInstructionSetComputer）的简称。

CISC和RISC是当前CPU的两种架构。

它们的区别在于不同的CPU设计理念和方法。

早期的CPU全部是CISC架构，RISC是针对CISC的一些缺点提出来的。

CISC具有大量的指令和寻址方式，但80%的程序只使用20%的指令，大多数程序只使用少量的指令就能够运行。

由于CISC的CPU包含有丰富的单元电路，虽然功能强，但面积大，功耗大。

RISC在通道中只包含最有用的指令，只提供简单的操作。

而把较长的指令分拆成若干条长度相同的单一指令，一个时钟周期内可以执行一条或者多条指令；可使CPU的工作变得单纯、速度更快，设计和开发也更简单。

RISC的CPU包含较少的单元电路，因而面积小、功耗低。

对于存储器访问通常只使用加载和存储两个指令。

5.ARM是什么？

答：

ARM是AdvancedRISCMachines的简称，既可以认为是一个公司的名字，也可以认为是对微处理器的通称，还可以认为是一种技术的名字。

通常代表着以下三个方面的含义：

1）一个设计ARM类型微处理器公司的名字——英国知识产权核（IP）设计公司；

2）一类微处理器的通称；

3）一种技术的名字（ARM微处理器核）。

ARM公司自身并不制造微处理器，而ARM类处理器的设计公司，而ARM的生产由合作伙伴来制造。

ARM处理器具有以下特点：

　　1）、体积小、低功耗、低成本、高性能；

　　2）、支持Thumb（16位）/ARM（32位）双指令集，能很好的兼容8位/16位器件；

　　3）、大量使用寄存器，指令执行速度更快；

　　4）、大多数数据操作都在寄存器中完成；

　　5）、寻址方式灵活简单，执行效率高；

　　6）、指令长度固定。

6.DSP芯片和通用计算机和单片机的区别是什么？

答：

DSP的设计目的是为了计算数字信号处理各种算法。

特点有：

体积小、成本低、功耗小，容易开发，易于实现嵌入式和便携式应用。

通用计算机的设计目的是为了“通用”计算，方便使用。

它是具有大容量内存，且操作复杂的系统。

单片机则是为低成本控制领域而设计和开发的，所以单片机位控能力强，I/O接口种类繁多，但处理速度较慢。

7.　按弗林（Flynn）分类法可将计算系统结构分为哪四类？

答：

弗林（Flynn）分类法是根据数字处理中指令流和数据流的多少来对系统结构的并行性进行分类，通常分为以下4类：

1）、单指令流单数据流（SISD）

2）、单指令流多数据流（SIMD）

3）、多指令流单数据流（MISD）

4）、多指令流多数据流（MIMD）

8.什么叫流水线技术？

答：

流水线（pipeline）技术指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。

是将每条指令分解为多步，并通过增加硬件来使得各步可以重叠操作，从而实现几条指令并行处理的技术。

采用流水线技术后，并没有加快单条指令的执行速度，而是通过多条指令的并行操作从整体上加快了指令流速度，缩短了程序执行时间。

第二章习题

1.通用DSP的性能指标有哪些？

答：

通用DSP的性能指标主要有：

字长，芯片运算速度和精度，功耗，片内硬件资源，芯片价格以及开发工具等。

2.定点DSP和浮点DSP的特点是什么？

答：

1）定点DSP：

内部数据格式采用整数或小数来表示。

内部结构相对简化，运算速度较同期出品的浮点DSP快。

功耗小、价格低。

但运算的动态范围有限，使用时要考虑溢出问题。

2）浮点DSP：

内部数据格式采用尾数加指数形式表示。

数据动态范围宽，精度高，亦可完成定点运算。

与同期出品的定点DSP相比功耗大、成本高、体积也会大点。

3.对于16位定点DSP，Q0表示什么数？

Q15表示什么数？

答：

Q0表示整数。

Q15表示纯小数。

4.简述TI公司C2000/C5000/C6000系列DSP的特点及主要用途。

答：

C2000系列是一个控制器系列，除了有一个DSP核以外，还有大量的外设资源，如A/D、定时器、各种串口（同步或异步）、WATCHDOG、CAN总线、PWM发生器、数字IO脚等等。

2000系列主要用于工业控制领域。

5000和6000系列主要偏重于视频图像处理。

C5000系列主要分为C54xx和C55xx两个系列。

两个系列在执行代码级是兼容的，但他们的汇编指令系统却不同。

C5000特别适用于手持通讯产品，如手机、PDA、GPS等。

TI的TMS320C6000是基于超长指令字（VLIW）结构的通用DSP系列。

该结构包括定点的C62x、浮点的C67x和新的C64x。

相对C5000性能更高、速度更快。

该平台的处理和低功耗功能非常适合于影像/视频、通信和宽带基础设施、工业、医疗、测试和测量、高端计算和高性能音频等应用。

5.嵌入式系统ARM内核和DSP内核结合的意义何在？

答：

ARM处理器具有非常强的控制和接口能力，而DSP的数字处理能力很强，所以两者结合起来，非常适合于多媒体应用的需要。

6．DSP按照用途分类分为　　　DSP和通用DSP。

答：

DSP按照用途分类分为　专用　　DSP和通用DSP。

7．什么是DSP的DAVINCI技术？

答：

DAVINCI技术是TI推出的新一代视频、图像、语音和音频解决方案的统称。

硬件上：

采用SOC技术，集成TI的高性能DSP64X+内核和高端的ARM内核。

ARM：

提供丰富的外设接口。

DSP：

数字信号处理（视频、图像、语音和音频）能力。

软件上：

提供了很多优化的多媒体编解码引擎（基于DSP/BIOS和XDAIS），API和应用程序框架（基于LINUX）便捷的集成开发环境。

TI的Davinci处理器：

TMS320DM64x、DM643x、DM644x、DM646x、DM3xx。

第三章习题

1、TSM320C54X芯片的总线有哪些？

它们各自的作用和区别是什么？

答：

C54XDSP片内有8条16位总线，即4条程序/数据总线和4条地址总线。

程序总线（PB）：

传送取自程序存储器的指令代码和立即操作数。

数据总线（CB、DB和EB）。

将内部各单元（如CPU、数据地址生成电路、程序地址生成电路、在片外围电路及数据存储器）连接在一起。

其中，CB和DB传送读自数据存储器的操作数，EB传送写到存储器的数据。

4条地址总线PAB、CAB、DAB及EAB分别为PB、CB、DB及EB运送相应的地址信息。

除了以上8条主要的总线外，C54x系列DSP还有一条16位片上双向总线用来访问片上处设。

这组总线通过一个总线交换器与DB和EB连接。

也就是说在同一时刻要么进行读操作（与DB连通），要么进行写操作（与EB连通）。

2.　TMS320C54x芯片的CPU主要由哪些部分构成？

它们的功能是什么？

答：

1）算术逻辑单元（ALU）：

40位的算术逻辑单元（ALU）和两个40位的累加器ACCA和ACCB用来二进制补码算术运算和布尔运算。

2）累加器（ACCA和ACCB）

累加器ACCA和ACCB可用于存放从ALU或乘/加单元输出的数据，也能输出数据到ALU或乘/加单元。

3）桶形移位寄存器

桶形移位寄存器有一个40位输入与累加器或数据总CB、DB相连，有一个40位输出与ALU或数据总线EB相加。

桶形移位寄存器对输入数据进行0到31位的左移和0到16位的右移。

4）乘/加单元

CPU有一个17×17位硬件乘法器，它与一个40位专用加法器相连。

乘/加单元可以在一个指令周期里完成17×17位的进制补码乘法运算，也可以在一个流水线状态周期内完成一个乘法累加（MAC）运算。

5）比较、选择和存储单元（CSSU）:

专门用于快速执行Viterbi算法的特殊硬件。

6）指数编码器（EXP　encoder）:

用于支持单周期指令EXP的专用硬件。

它可以求出累加器中的指数值，并以2的补码形式存放到T寄存器中。

3.TMS320C54X芯片的流水线共有多少个操作阶段？

每个阶段执行什么任务？

答：

6个操作阶段。

分别为：

1）预取程序指令：

将下一条指令的地址提供给程序地址总线PAB。

2）取程序指令：

从程序总线PB上取得指令放入指令寄存器IR中。

3）指令译码：

对IR内的指令译码，决定对存储器的访问类型（读或者写），以及对CPU和数据地址产生单元DAGEN进行怎样的控制。

4）存取准备：

数据地址产生单元输出要读取的操作数地址到数据地址总线DAB上，如果需要第2个操作数，则将其地址放在CAB上。

5）读操作：

从数据总DB（及CB）上读取操作数，同时如果需要的话，把将要写入存储器的数据地址提供给写地址总线EAB。

6）执行/写操作：

指令被执行，同时通过数据写总线EB完成写操作。

4.流水线操作中哪些情况可能发生冲突？

解决冲突的办法有哪些？

答：

由DSP内部的多总线并行、多逻辑并行（运算单元、地址产生单元等）、高速（一个周期内可以访问两次片内存储器）操作、存储存储器分块（单存取、双存储、及分块）、多级指令流水线和有限的内部寄存器等影响，使得DSP在高速运行时难免有时会发生资源冲突（总线冲突、存储器访问冲突、寄存器冲突、其他资源冲突），导致流水线冲突。

很多冲突DSP自己通过延时缓冲解决，但有些冲突必须由程序员自己解决。

否则程序运行就可能不正确。

具体方法是重新调整相关部分指令顺序，或插入NOP空操作指令，或改用其他指令和寻址方式，或在访问一个寄存器之前做必要的延时，或调整数据和程序的存储位置，以适应存储器分块和减少冲突的要求等。

5.TSM320C54x的总存储空间为多少？

可分为哪3类，它们的大小是多少？

答：

TSM320C54x的总存储空间通常为192K字。

这些空间可分为3个可选择的存储空间：

64K字的程序存储空间、64K字的数据存储空间和64K字的I/O空间。

6.三种存储器空间的各自作用是什么？

答：

程序存储空间存放要执行的指令和指令执行中所用的系数表。

CPU自动通过总线P以及外部总线访问程序空间。

数据存储空间存放执行指令所要用的数据。

CPU根据指令通过总线C/D/E以及外部总线访问数据空间。

I/O空间与存储器映像外围设备相接口，也可以作为附加的数据存储空间使用。

CPU根据I/O读写指令通过总线C/D/E以及外部总线访问I/O空间。

7.哪种存储器空间可以扩展？

扩展的大小与什么有关？

XPC是什么？

起什么作用？

答：

程序存储空间可以扩展。

部分C54xDSP可访问程序存储器总容量最大扩展至8192K字（C548、C549、和C5420拥有128个64K字页面）。

能扩展总容量与外部总线接口的地址总线位数有关。

如将外部总线接口的16-line地址总线增加为23lines（C548/549/5410），则可扩展到8192字。

20lines（C5402）则可扩展到1024K字。

18lines（C5420）则可扩展到256K字。

XPC（ProgramCounterExtensionregister）：

程序计数器扩展寄存器。

由于外部总地址位数的增加，外部总线寻址范围也成倍增加，但内部总线仍然为16位，所以外部总线上额外的地址线由XPC寄存器进行控制。

即XPC的值选择要访问的64K字存储页。

在硬件复位时，XPC初始化为0。

8.TSM320C54x片内随机存储器有哪两种，片内与片外RAM的区别是什么？

答：

按CPU每个指令周期能对内存进行访问的次数来划分，可把片内的RAM分为两种：

SARAM（Single-accessRAM）与DARAM（Dual-accessRAM）。

SARAM即单寻址RAM，SARAM在一个指令周期内只能被访问一次，汇编指令中的Smem就是指SARAM中的操作数；DARAM即双寻址RAM，在一个机器周期内能被访问两次。

DARAM有两套地址总线，两套数据总线，两套控制总线，可以在一个指令周期内同时读写，也可以一次读一次写，还可以达到两次读一次写，但不能同时访问同一个地址，汇编指令中的Xmem和Ymem就是指DARAM中的操作数。

片内的RAM通常使用DARAM结构，DARAM始终都被映射到数据，可以利用片内多总线达到一个指令周期多次访问目的。

而片外的RAM通常使用SARAM结构，一般一个指令周期只能访问一次。

9.TSM320C54x存储器映射方式与哪些控制位有关？

映射情况与控制位的关系是怎样的？

答：

存储器映射方式与PMST（ProcessorModeStatusRegister）处理器模式状态寄存器的三个位（MP/MC、OVLY、DROM）有关。

具体影响如下：

MP/MC（Microprocessor/microcomputermode）：

=0微型计算机模式，片上ROM被映射到程序空间；

=1微处理器模式，片上ROM不被映射到程序空间；

复位值：

由MP/MC引脚状态决定

OVLY（RAMoverlay）：

=0RAM不重叠，片上RAM只映射到数据空间

=1RAM重叠，片上RAM同时映射到数据空间和程序空间

复位值：

0

DROM（DataROM）：

=0片上ROM不被映射到数据空间

=1片上ROM的一部分被映射到数据空间

复位值：

0

具体映射地址视具体DSP型号而定。

10．TSM320C54xCPU有哪些寄存器？

它们的作用是什么？

答：

中断寄存器（IMR、IFR）、状态寄存器（ST0、ST1）、累加器（A、B）、临时寄存器（T）、过渡寄存器（TRN）、辅助寄存器（AR0~AR7）、堆栈指针寄存器（SP）、循环缓冲区大小寄存器（BK）、块重复寄存器（BRC、RSA、REA）、处理器模式状态寄存器（PMST）和程序计数器扩展寄存器（XPC）。

中断寄存器：

用于屏蔽中断和指示出各中断的状态。

状态寄存器：

反映了C54xDSP器件的各种状态和模式。

累加器：

可以作为乘法器/加法器或ALU的目的寄存器。

临时寄存器：

存放乘积或乘积累加指令的一个乘数，存放移位操作的所需的移位量，存放BITT指令的一个位地址。

过渡寄存器：

存放Viterbi算法的中间结果。

辅助寄存器：

通常用于数据空间中数据的访问的间接寻址。

也可当成一个通用寄存器或一个计数器来使用。

可被CPU访问并能够被辅助寄存器算术单元（ARAU）修改，C54xDSP的两个ARAU可对AR0~AR7进行递增/递减、循环递增/递减、位倒序递增/递减等修改，而不需要CPU参与。

堆栈指针寄存器：

存放的是系统堆栈的栈顶地址。

压栈和出栈指令就是通过SP指针实现的。

循环缓冲区大小寄存器：

ARAU单元使用16位循环缓冲区大小寄存器（BK，Circular-BufferSizeRegister）实现循环递增/递减寻址。

块重复寄存器：

16位块重复计数寄存器BRC用于存放一个汇编语言代码块需要被重复执行的次数；16位块重复起始地址寄存器（RSA）用于存放被重复程序块的起始地址；16位块重复结束地址寄存器（REA）用于存放被重复程序块的结束地址。

CPU根据这三个寄存器的内容执行块重复指令

处理器模式状态寄存器：

用于控制C54xDSP的存储器映射方式、存放中断向量表指针等。

程序计数器扩展寄存器：

用于存放当前程序存储器地址的高位地址

11.累加器A和B是多少位寄存器？

答：

40位。

一般分为3部分，保护位、高阶位和低价位。

其中保护位用于计算时的数据位余量，以防止诸如自相关那样的迭代运算时溢出。

12.TMS320C54x芯片复位后PC的值为多少？

答：

PC=FF80。

XPC为0。

13.TMS320C54x如何得到一个中断向量的首地址？

答：

中断向量的首地址=（IPTR<<7）+中断号×4。

例硬件复位后，IPTR＝1FFH＝111111111b。

而复位中断号为0。

故有：

IPTR<<71111111110000000

＋K×40000000

-----------------------------------------------------------------

11111111100000000B=FF80H

即复位后PC转至FF80H处。

14.什么是ISR？

答：

ISR（InterruptServiceRoutine）是DSP程序开发者编写的中断服务程序。

利用中断可以使CPU暂时停止执行正在执行的程序，转而执行ISR。

15.TMS320C54x与中断有关的2个寄存器是什么？

答：

中断寄存器IMR：

用于屏蔽中断和指示出各中断的状态。

当ST1的INTM位为0时，IMR可用于禁止和使能可屏蔽中断，向IMR中的某个屏蔽位写1就能使能相应的可屏蔽中断。

如果写0，则相应的中断被禁止。

状态寄存器IFR：

反映了C54xDSP器件的各种状态和模式。

当一个可屏蔽中断产生时，IFR中相应的中断标志位会被置1，当CPU响应该中断后，该标志位才被清除。

16.简述TMS320C54x的中断处理流程。

答：

C54xDSP对中断的处理流程分三个阶段：

1）接收中断请求：

接收产生自软件指令或硬件的中断，当CPU接收到一个可屏蔽中断时，IFR中对应的位将被置1。

2）应答中断：

对非可屏蔽中断来说，应答是立即的，DSP通过IACK引脚输出有效中断应答信号。

对于可屏蔽中断来说，则判断STO寄存器的INTM位以及IMR中相应的屏蔽位，有INTM＝0并且屏蔽位为1时，才通过IACK引脚输出有效中断应答信号。

3）执行ISR。

一旦中断被应答，当前PC值被将保存到堆栈中，然后ISR将被执行，ISR返回时PC将被恢复为原来的值，从被中断的地址上继续运行。

如果是硬件中断，CPU会自动将INTM位置1，从而屏蔽所有可屏蔽中断。

17.DSP为了降低功耗采取了哪些节电模式？

答：

C54x有4种节电模式，可以暂时使CPU处于休眠状态以减小功耗。

退出节电模式后CPU可以继续正常工作。

执行指令IDLE1进入闲置模式1：

片上外设和系统时钟仍然工作。

执行指令IDLE2进入闲置模式2：

片上外设停止工作。

执行指令IDLE3进入闲置模式3：

外设和PLL停止工作。

使DSP引脚HOLD处于低电平进入保持模式：

总线进入高阻状态，可设置让CPU停止运行。

18.TMS320C54xDSP的片上外设有哪些？

答：

主要有：

通用I/O引脚：

XF、BIO；定时计数器/定时器（Timer）；时钟生成器（Clockgenerator）；多通道缓冲串口（Multi-channelbufferedserialport（McBSP））；直接存储器访问控制器（DirectMemoryAccessController（DMA））；外部总线接口（ExternalBusInterface）；主机接口（Hostportinterface（HPI））。

19.TMS320C54xDSP的通用引脚是哪两个？

其作用是什么？

答：

C54xDSP由两个通用输入/输出引脚，分别是BIO（branchcontrolinputpin）跳转控制输入引脚和XF（externalflagoutputpin）外部标志输出引脚。

跳转控制输入引脚BIO：

可以用来监测外部设备状态。

程序可以根据BIO引脚的逻辑电平来执行一个转移。

例如：

BC2000h,BIO;branchingtoaddress2000hwhenBIOlow

外部标志输出引脚：

可以用来发信号给外部设备。

通过对CPU状态寄存器ST1中的XF位置

（1）/清零（0），能使XF引脚输出高/低电平，完成与外部设备的握手功能。

　20.定时器由哪些寄存器组成，他们是如何工作的？

答：

C54xDSP定时器由定时器计数寄存器（TIM）、定时周期寄存器（PRD和定时器控制寄存器（TCR）组成。

定时器由主定时器模块和预定标模块组成。

预定标模块中的预定标计数器（PSC）和定时器分频系统（TDDR）都是定时器控制寄存器（TCR）的位。

当PSC减计数到0时，TDDR的内容加载到PSC中。

当系统复位或者定时器单独复位时，TDDR的内容重新加载到PSC。

PSC由CPU提供时钟，每个CPU时钟信号将使PSC减1。

主定时器模块由PRD和TIM组成。

当TIM减计数到0后，PRD中的内容自动加载到TIM。

当系统复位或者定时器单独复位时，PRD中的内容重新加载到TIM。

TIM由预定标器PSC提供时钟，每个来自预定标块的输出时钟使TIM减1。

主计数器块为定时器中断（TINT）信号，该信号被送到CPU和定时器输出TOUT引脚。

如下图所示。

从图可以看出，通过TSS位的控制可以关闭定时器的时钟输入，停止定时器的运行。

21.TMS320C54xDSP的时钟电路设计有哪2种方法？

答：

时钟发生器可以由两种方法实现：

（1）使用具有内部振荡电路的晶体振荡器。

如图所示。

晶体振荡器电路连接到C54xDSP的X1和X2/CLKIN引脚。

另外CLKMD引脚必须配置以使能内部振荡器。

（2）使用外部时钟。

如图所示，将一个外部时钟信号直接连接到X2/CLKIN引脚，X1引脚悬空。

22.时钟发生器由其内部由一个　　振荡器　　　　和一个　　锁相环　　　　电路构成。

23.C54xDSP的PLL可分为　　硬件配置PLL　　　和　软件可编程PLL　　　　　　　　两类。

24.软件可编程PLL具有　　　PLL（锁相）　　和　　DIV分频）　两种工作模式。

25.时钟发生器中的PLL具有　　倍频　　和　稳定　时钟信号的作用。

26.不同的PLL模式切换时，需要先转换到　　DIV　　模式。

27.为什么要设置PLLCOUNT域？

锁定时间与什么有关？

答：

当PLL电路由DIV模式转换到PLL模式时，PLL电路需要一定的时间锁定，在PLL锁定之前，CLKOUT是不能用作C54x时钟的。

为此，通过对CLKMD寄存器中的PLLCOUNT位编程，就可以很方便地自动延迟定时，直到PL