EDA一分钟闹钟.docx
《EDA一分钟闹钟.docx》由会员分享，可在线阅读，更多相关《EDA一分钟闹钟.docx（16页珍藏版）》请在冰豆网上搜索。
EDA一分钟闹钟
燕山大学课程设计说明书
燕山大学
课程设计说明书
题目：
闹钟
学院（系）：
电气工程学院
年级专业：
学
号：
学生姓名：
指导教师：
吕宏诗
张强
教师职称：
实验师
实验师
燕山大学课程设计（论文）任务书
共页第页
燕山大学课程设计说明书
院（系）：
电气工程学院基层教课单位：
电子实验中心
学号学生姓名专业（班级）
设计题目闹钟
设
计●设计简略的一分钟闹钟
技●可手动输入准不时间（0~99s），如30s
术●两个数码管上追踪显示时间的变化：
如30，29，28
参●到了指准时间蜂鸣器发出8s的提示音
数
●有暂停开关，在倒计时过程中可随时停止
设
●采纳2
个数码管显示时间
计
●用蜂鸣器发出提示音
要
●采纳拨码开关准时
求
●学会使用Max+PlusII软件和实验箱；
工
作●独立达成电路设计，编程下载、连结电路和调试；
量
●参加辩论并书写任务书。
1.认识EDA的基本知识，学习使用软件Max+PlusII，下发任务书，开始电
工路设计；
作2.学习使用实验箱，持续电路设计；计3.达成电路设计；
划4.编程下载、连结电路、调试和查收；
5.辩论并书写任务书。
参《数字电子技术基础》.阎石主编.高等教育第一版社.
考《EDA课程设计B指导书》.
资
料
指导教师署名基层教课单位主任署名
说明：
此表一式四份，学生、指导教师、基层教课单位、系部各一份。
2013年3月11日
共页第页
燕山大学课程设计说明书
第1章明⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯1.1技参数⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯
要求⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯
思路⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯
真表⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯
模介⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯
第2章原理⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯
2.1Max+PlusII原理⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯
第3章波形仿真⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯
3.1Max+PlusIIsimulator原理仿真⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯
第4章硬件⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯
管脚定⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯
硬件⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯
第5章心得领会⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯参
考文件⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯
第一章设计说明
1.1技参数
共页第页
燕山大学课程设计说明书
1.设计简略的一分钟闹钟
2.可手动输入准不时间（0~99s），如30s
3.两个数码管上追踪显示时间的变化：
如30，29，28
4.到了指准时间（00）蜂鸣器发出8s的提示音
1.2设计要求
1.有暂停开关，在倒计时过程中可随时停止
2.采纳2个数码管显示时间
3.用蜂鸣器发出提示音
4.采纳拨码开关准时
1.3设计思路
1.依据设计简略的一分钟闹钟要求，我第一考虑到要做的闹钟需要在1Hz的时钟脉
冲控制下以每秒钟减一的速度做减法。
能够做减法计数器的芯片中，我接触过的就是
74191和74190，而此中74190芯片是一个十进制加减法可逆的计数器，十分切合我的设
计要求。
为了达成能够做出0—99s的减法计数，我用了两片74190芯片同步置数来实现
100之内的减法。
2.依据要求到指准时间蜂鸣器发出8秒提示音，蜂鸣器在SPEAKER接高电平时工作，而我主假如需要控制蜂鸣器接口处于高电平的开始与结束的时间。
第一考虑当两个
74190芯片都为零的时候蜂鸣器要开始工作，八秒结束的时候蜂鸣器要结束工作。
由此
我想到用加法计数器74160芯片来控制蜂鸣器工作的时间8秒，使达成设计要求。
3.依据要求两位数码管追踪显示时间的变化。
因此我将两片74190的输出结果用2
位十进制数码管以静态方式显示，来达到设计追踪显示的目的。
4.依据要求要采纳拨码开关准时，此中我只需将8位数字开关组A分别于74190的
8个输入端口锁定即可达到设置时间的目的。
5.依据要求有暂停开关，在倒计时过程中可随时停止，我就想到要控制74190芯片
的GN使能端。
依据74190的真值表能够看出，当GN为1时，芯片HOLDCOUNT；当GN
为0，且LDN为1时，芯片COUNDDOWN。
因此只需加入一个控制开关，使要暂停时控制
GN口为1，工作时控制GN口为0即可。
1.4真值表
共页第页
燕山大学课程设计说明书
1.图1为74190芯片真值表图
图174190芯片真值表图
2.图2为74160芯片真值表图
图274160芯片真值表图
1.5模块介绍
1.准不时间模块，如图3。
共页第页
燕山大学课程设计说明书
图3准不时间模块
准不时间模块由两个74190十进制计数器级联构成。
上边一片是个位，下边一片是
十位。
此中AL,BL,CL,DL和AH,BH,CH,DH分别是个位和十位的输入控制端，分别与数字
开关组A中的8个管脚对应以控制置数。
由74190芯片真值表认识到当
LDN端低电平时，
可对芯片的初始值进行设置；高电平时，计数开始，在连结芯片刻将两个
74290芯片的
置位端LDN连结在一同形成同步置数。
同时又认识到
74190在CLK上涨沿有效，则只需
控制个位的CLK接时钟频次1Hz，即可使计数时，
每次倒计一个数是
1秒钟。
由于74190
芯片自己是十进制减法计数器，故只需将个位芯片的
RCON借位端接到十位芯片的CLK
处，即可控制在需要借位时十位的减法计数。
共页第页
燕山大学课程设计说明书
2．蜂鸣器模块，如图4。
图4蜂鸣器模块
蜂鸣器模块主要由
74160芯片实现。
在平时计数的状况下，输入74160芯片的CLRN
端的信号为0,74160不计数。
当两片
74190芯片的输出都为
0时，使得
74160芯片中的
CLRN端输入为1，74160工作。
同时我认识到74160是上涨沿计数，将
74160的CLK端
由74190芯片的00000000
输出和
74190个位计数芯片的
CLK输入共同控制，即可实现
74160在00时计数，且计数周期为
1s。
又要求蜂鸣器响8秒，即控制74160计数8秒之
后停止，蜂鸣器就不响了。
由上边的剖析，我做了表
1以剖析怎样实现蜂鸣器仅响
8秒。
QD
QC
QB
QA
蜂鸣器
0
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
1
0
1
0
0
1
0
1
0
1
1
共页第页
燕山大学课程设计说明书
0
1
1
0
1
0
1
1
1
1
1
0
0
0
1
1
0
0
1
1
表174160
输出与蜂鸣器状态关系表
由表得出了如图4中的接线方式，控制当计数状态为00，蜂鸣器工作，且工作时间
为8秒。
3.暂停模块，如图5。
00控制端
图5暂停模块
暂停模块的实现主要由开关z1控制。
由于74190芯片是由GN控制使能的。
当我们
想要实现暂停的时候，使GN为1即可。
而经过计数控制到00时，也需要使GN为1进而
停止计数，由此，只需使用z1开关在平时计数时对GN的0状态无影响，仅在要暂停时
拨动开关实现GN为1，z1与线路中同接一个或门即可实现，详细状态如表2。
共页第页
燕山大学课程设计说明书
00控制端
Z1端
GN状态
计数时为
0
不暂停时设为0
0
计数时为
0
暂停时设为1
1
计数到00时为1
不暂停时为0
1
表2z1，00控制端，GN状态对应表
4.数码管位控模块，如图6。
图6数码管位控模块
为了使数码管追踪显示，将要使用两位数码管地点高电平。
第二章原理图
2.1Max+PlusII原理图设计
共页第页
燕山大学课程设计说明书
Max+PlusII原理图设计，如图7。
图7Max+PlusII原理图
2.2Max+PlusII原理图各接口信息：
1.LDN：
74190芯片使能端，低电平时置数，高电平时计数。
共页第页
燕山大学课程设计说明书
2.GN：
74190芯片控制端，低电平时计数，高电平时计数暂停。
3.DNUP：
74190芯片加减计数控制端，低电平时做加法，高电平时做减法。
4.
RCON：
74190芯片进/借位端，两片级联时控制进
/借位。
5.
DH,CH,BH,AH,DL,CL,BL,AL这8个端口能够当作用八位二进制表示两位
BCD码，由前
至后分别是高位到低位。
6.Z1：
控制闹钟暂停，平时状态设置为0，要暂停时经过数字拨码开关设置为1。
7.Y7，Y6，Y5，Y4，Y3，Y2，Y1，Y0这8位输出每四位对应一个数码管显示，用四位二进制表示一位BCD码，前面是高位后边是低位。
8.O1，02：
输入高电平，控制数码管位选。
9.O：
蜂鸣器输入，高电平时，蜂鸣器工作；低电平时，蜂鸣器不工作。
10.CLK：
接入1Hz的时钟频次，控制时间。
第三章波形仿真
MAX+plus2simulator仿真
MAX+plus2simulator仿真波形图，如图8。
共页第页
燕山大学课程设计说明书
图8MAX+plus2simulator仿真波形图
1．输入准不时间11s；
2.输入暂停时间5s-7s；
3.两个静态数码管上追踪显示时间的变化为11,10,09,08,，此中07在暂停时间
共页第页
燕山大学课程设计说明书
段内不变，启动后持续计数。
4.到了指准时间（00）蜂鸣器发出8s的提示音。
（14.5s-22.5s）
第四章硬件设计
4.1管脚锁定
管脚锁定，如表3。
接口
管脚
接口
管脚
接口
管脚
接口
管脚
CLK
75
LDN
83
Z1
85
DH
53
CH
47
BH
46
AH
45
DL
44
CL
41
BL
40
AL
39
Y7
136
Y6
135
Y5
134
Y4
133
Y3
132
Y2
131
Y1
128
Y0
127
O
38
O1
94
O2
95
表3管教锁定
4.2硬件连线
1、时钟模块21脚为1Hz连结75引脚；
2、数字开关组BSW9（83）、BSW10（85），括号内为连结的对应引脚。
经下载、连线后，静态数码管可正确显示时间，蜂鸣器正常工作，在准不时间抵达时，发出8秒提示音。
结果切合题目要求，实验设计成功。
第五章心得领会
本次课程设计我做的项目是一分钟闹钟，而且要求蜂鸣器在数码管保持在00
时，发出8秒提示音，我利用了74190和74160两种计数器，经过一系列的试试，我初
共页第页
燕山大学课程设计说明书
步掌握了两种计数器的基本特征，能够用它们设计并实现一些简单的逻辑电路。
此次EDA课程设计给了我一次对于数字电子的实践时机，经过这一周的课设，我对计数器的使用有了更进一步的认识，进一步做到了把学到的知识应用于实质。
刚开始我认为此次的课设很简单，但经过自己着手才发现自己在数字电子技术上有好多的不足，我充足认识到理论一定联系实质才能真实发挥作用，而实践正是查验理论最好的工具。
在设计电路的过程中我碰到了许多的麻烦，但经过自己的努力和老师、同学的帮助，我最后成功达成了闹钟的设计。
我认为EDA这样的的课程设计能够稳固有效地稳固和加深我们在讲堂上所学习的理论知识，激发我们对科学实验的兴趣，提升自己独立思虑和着手的能力，同时也能大大提升我们对那些看似无聊的理论课程的重要性的认识。
此次EDA课程设计培育了我谨慎的行局势度，让我认识到了一个小小的错误或一点点的粗心就有可能致使整个电路没法正常运转，科学容不得半点儿疏忽。
参照文件
1．《数字电子技术基础》.阎石主编.高等教育第一版社.
2．《EDA课程设计指导书》.
共页第页
燕山大学课程设计说明书
燕山大学课程设计评审建议表
共页第页
燕山大学课程设计说明书
指导教师考语：
①该生学习态度（仔细较仔细不仔细）
②该生迟到、早走现象（有无）
③该生依靠别人进行设计状况（有无）
平时成绩：
指导教师署名：
2013年3月15日
图面及其余成绩：
辩论小组考语：
①设计奇妙，实现设计要求，并有所创新。
②设计合理，实现设计要求。
③实现了大多数设计要求。
④没有达成设计要求，或许只实现了一小部分的设计要求。
辩论成绩：
组长署名：
2013年3月15日
课程设计综合成绩：
辩论小构成员署名：
2013年3月15日
共页第页
升级会员 