抢答器设计.docx
《抢答器设计.docx》由会员分享，可在线阅读，更多相关《抢答器设计.docx（9页珍藏版）》请在冰豆网上搜索。
抢答器设计
数字逻辑课程设计报告
——数字抢答器
学院名称
：
计算机学院
学生姓名
：
专业名称
：
班级
：
实习时间
：
2013年6月3日——2013年6月14日
数字抢答器
一、任务和要求
1．任务：
数字抢答器允许抢答者在规按时刻内进行抢答，能够用数字显示抢先者的序号，并配有相应的灯光指示，对犯规抢答者（指在抢答开始命令下达前抢答者），除用光报警外，还应显示犯规者的序号，若规定抢答时刻已过，要通告任何输入的抢答信号均无效，除非从头下达抢答命令。
2.要求：
1.要求至少控制四人抢答，允许抢答时刻为10秒，输入抢答信号在“抢答命令”后的规按时刻内，显示抢先抢答者的序号，绿灯亮。
2.在“抢答开始”命令前抢答者，显示违规抢答者的序号，红灯亮。
3.选做：
在“抢答开始”命令发出后，超过规定的时刻无人抢答，显示无用字符。
4.选做：
不仅能显示抢答者的序号而且能显示抢答顺序。
二、整体方案选择
1．电路由脉冲产生电路、计时工作电路、锁存电路和显示部份电路组成。
在主持人没有按下开关时，若是有人抢答，其信号灯发亮，锁存器将电路锁定，这就是违规抢答，抢答无效，主持人清零，从头开始抢答；当正常抢答时，主持人按下开关后，由555电路产生CP信号，输入到计时器，计时器（9秒正计时）开始计时，若一直到9也没有人抢答，则主持人清零从头开始；若尚未到9时有选手抢答，则锁存器锁定电路，而且把信号传给计时器，使计时器维持，显示电路显示选手的编号，而其它选手再抢答已经无效，如此就完成了一次正常抢答。
主持人清零以后，开始下一次抢答。
2.按时抢答器的整体框图如图所示，它由主体电路和扩展电路两部份组成。
主体电路完成大体的抢答功能，即开始抢答后，被选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。
扩展电路完成按时抢答的功能。
系统工作图如下所示：
3．实验原件列表
元件名称
元件描述
元件数量
74LS00
四2输入与非门
2
74LS20
二4输入与非门
1
74LS48
编码器
2
74LS75
锁存器
1
74LS161
计数器
1
七段显示译码器
与74LS48配合
2
74LS04
反向器
2
555
秒脉冲
1
数码管
2
74LS08
四2输入与门
1
三、单元电路的设计
1．锁存器电路部份的原理
该部份主如果由74LS75实现的，此元件是低端有效。
当四个选手抢答时，输入的信号为“1”，用74LS20将这四个选手在75芯片对应输出端相与非，再将其与主持人开关别离通过非门，，将二者的与的结果通过一个与门接入75的使能端（E1-2和E3-4），如此就通过“0”，把75锁定，完成锁定，被选手们按下抢答键时，抢答有效指示灯发亮，表明该选手抢答，同时，数码管也显示了该选手号码，电路也锁存成功。
以锁存器为中心的编码显示电路。
此电路是以四D触发器74LS75为中心的编码锁存系统，编码器的作用是把锁存器的输出先通过74148优先编码在把它的输出转化成8421BCD码，进而送给7段显示译码器。
2.计数器电路原理
该部份主要由74LS161组成，将161的输出端接到由74LS48和数码管连而成的显示部份。
当锁存器锁存后，计数器也停止计时。
如此就可以显示该次抢答是不是有效；若计数器计时到9时仍然没有人抢答，则由主持人清零以后再继续抢答，若是有人抢答则报警电路工作，主持人清零以后再继续抢答。
此电路用来实现模10的计数器，用同步置数法来实现。
在次还有一个问题是：
当计数到9后，还要有锁存的功能，锁住电路，抢答无效，其状态转移图如下：
3.违规电路设计
当主持人读题时即开关打到“预备”时，如有人抢答则违规指示灯亮。
现在抢答电路工作，按时系统不工作。
当主持人读完题目开关打到“开始”时，计数器和抢答电路同时工作，现在如有人抢答，显示选手号而且计数器停止计数维持。
当计时完成后，计数器停止。
4.显示选手序号
参赛选手在设定的时刻内进行抢答，抢答有效，计时器停止工作，显示器上显示选手的编号和抢答时刻的时刻，并维持到主持人将系统清零为止。
五、脉冲电路
它是由555电路组成。
如下：
Out端口为计时电路提供CP脉冲，它的脉冲波形图：
四．画整体电路图。
五．分析总结和心得体会。
通过这次实验,不仅让我将讲义上的知识专门好的温习了一遍,而且使我将理论与实践更好的结合起来,将书本中的知识运用到实际当中.比如常见各类芯片的功能,组合逻辑电路和时序逻辑电路的设计等.在实验刚开始时一点思路也没有,通过和同窗们的讨论和交流和查阅资料,了解其工作原理，专门是使能端的利用，接下来就慢慢开始设计部份电路，把它分成了三大块，计时电路，抢答电路，中间的连接控制电路，对每一部份进行设计，最后对电路整体进行连接，整个电路设计完成后，再对电路进行进一步的分析，直到自己以为电路能够正常工作，必不可少的一个工作就是在仿真环境里测试电路的功能,如此就可以够避免在你连完了电路的时候才发觉整个电路的逻辑都都是错误的,如此会浪费很多的时刻和精力.下来就是连电路了.
在连接电路之前，对整体面包板依如实验电路图进行计划，肯定芯片安装位置，使电路在连线时比较容易，在连线时，必然要细心认真,而且要仔细到每一个管脚和每一条线，注意他们的接触情形。
线头应留适当，太长会让铜线的袒露部份不能完全进入面包板而袒露在外，可能与其他的线接触造成串线，可能短路。
太短会造成袒露部份不能进入面包板和铜片接触，造成接触不良.还有特别重要的一点就是当电路有了错误的时候,在进行检查是最好是一部份一部份要一级一级,一个芯片一个芯片进行检测,如此比较容易发觉错误.
电路连线完成后，对电路进行调试，看结果是不是正确。
在对电路进行排错时，先检查整个板子是不是导通，然后对实验电路图进行排错，要注意芯片使能端的正确连接，确保每一个芯片都能正常工作。
最后，在通过这两个礼拜地设计实习，让我真正理解了书本上知识，也让我明白咱们讲义上的知识在实际中怎么应用，理论联系实践，彼此关系。
通过这次设计，我对理论知识的学习有了专门大的兴趣，此刻我能够主动的去学习，我明白自己该学习那个方面，重点是什么，我也掌握的了在理论中碰到问题，应该如何去解决，在实际中碰到问题时应该如何去检查和调试。
八．参考文献。
《数字电路逻辑设计》（脉冲与数字电路第三版）王毓银主编
《数字电路实验指导书》张亚婷王利杨乐周丽娟郭华编
西安邮电大学数字逻辑课程设计进程考核及成绩鉴定表
学生姓名
班级/学号
承担任务实验室（单位）
电路与电子技术基础教学部
所在部门
电子工程学院
实施时间
2013年6月3日—2013年6月14日
课程设计过程
要求
优
良
中
及格
不及格
电路功能
抢答功能正确，显示正确
犯规显示正确
复位功能正确
超时功能正确
其它
电路质量
电路运行稳定
元件布局合理
连线简洁
回答问题
分析问题、解决问题能力
电路原理清楚，能抓住重点
设计报告
设计思路清晰、图表齐全、各部分电路说明正确。
学习态度
□认真□一般□差
学习纪律
□好□一般□差
实习综合成绩
□优秀□良好□中等□及格□不及格
指导教师签名
年月日
升级会员 