计算机组成原理测验考试重点以及题库总结.docx
《计算机组成原理测验考试重点以及题库总结.docx》由会员分享，可在线阅读，更多相关《计算机组成原理测验考试重点以及题库总结.docx（20页珍藏版）》请在冰豆网上搜索。
计算机组成原理测验考试重点以及题库总结
计算机组成原理考试重点以及题库总结
第一章
重点一：
计算机系统由硬件和软件两部分组成，软件又分为系统软件和应用软件。
重点二：
冯诺依曼机的组成与特点
1.冯诺依曼机由控制器、运算器、存储器、输入设备和输出设备五部分组成。
2.数据和指令存储在存储器，按地址访存。
3.指令和数据用二进制表示。
4.指令由操作码和地址码组成。
5.存储程序
6.以运算器为中心
重点三：
区分存储字、存储字长、机器字长、CPI、MIPS、FLOPS
存储字：
存储单元中二进制代码的组合。
存储字长：
存储单元中二进制代码的位数。
机器字长：
CPU一次能处理数据的位数，与CPU中的寄存器位数有关
CPI：
执行一条指令所需时钟周期数
MIPS：
每秒执行百万条指令
FLOPS：
每秒浮点运算次数
题库中对应的习题：
1、存储字是指（）
A、存放在一个存储单元中的二进制代码组合
B、存放在一个存储单元中的二进制代码位数
C、存储单元的个数D、机器指令的位数
2、存储字长是指（）
A、存放在一个存储单元中的二进制代码组合
B、存放在一个存储单元中的二进制代码位数
C、存储单元的个数D、机器指令的位数
3、电子计算机的发展已经经历了四代，四代计算机的主要元器件分别是（）
A、电子管、晶体管、中小规模集成电路、激光器件
B、晶体管、中小规模集成电路、激光器件、光介质
C、电子管、晶体管、中小规模集成电路、大规模集成电路
D、电子管、数码管、中小规律集成电路、激光器件
4、完整的计算机系统应包括（）
A运算器、存储器、控制器B外部设备和主机
C主机和应用程序D配套的硬件设备和软件系统
5、下列（）不属于系统程序。
A数据库系统B操作系统C编译程序D以上三种都属于系统程序
6、下列（）属于应用软件。
A操作系统B编译程序C连接程序D文本处理
7、下列选项中，描述浮点数操作速度的指标是（）
A、MIPSB、CPIC、IPCSD、MFLOPS
第三章
重点一：
总线的分类，系统总线的分类。
按照连接部件的不同，总线分为片内总线、系统总线、通信总线。
按照传输信息的不同，系统总线分为地址总线、数据总线、控制总线。
按照传输方式的不同，通信总线分为串行通信总线、并行通信总线。
长距离传输一般用串行通信总线。
重点二：
总线判优的3种方式以及特点。
集中式总线判优分为链式查询、计数器定时查询、独立查询3种。
1.链式查询方式对电路敏感，离总线控制部件越近，设备优先级越高
2.计数器查询方式：
当请求总线的设备地址与计数器一致时，获得总线使用权。
当计数器从0开始，设备的优先级就按0、1、2、3…….、n的顺序降序排列，也就是设备号越小优先级越高。
重点三：
比特率和波特率的计算
比特率：
单位时间内传输二进制有效信息的位数。
波特率：
单位时间内传输二进制信息的总位数。
在异步串行传输系统中，假设每秒传输120个数据帧，其字符格式规定包含1个起始位，7个数据位，1个奇校验位，1个终止位，则波特率和比特率为？
比特率：
120*7=840bps波特率：
120*（1+7+1+1）=1200bps
题库中对应的习题：
1.在链式查询方式下，越靠近控制器的设备（）
A、得到总线使用权的机会越多，优先级越高
B、得到总线使用权的机会越少，优先级越低
C、得到总线使用权的机会越多，优先级越低
得到总线使用权的机会越少，优先级越高
2.在异步串行传输系统中，假设每秒传输120个数据帧，其字符格式规定包含1个起始位，7个数据位，1个奇校验位，1个终止位，则比特率为（）。
A、1200波特B、120波特C、10波特D、840波特
3在三种集中式总线裁决中，（）方式对电路故障最敏感
A、链式查询B、计数器定时查询C、独立请求D、都一样
4.在计数器定时查询方式下，若计数从0开始，则（ ）。
A、设备号小的优先级越高
B、每个设备使用总线的机会相等
C、设备号大的优先级越高
以上说法均不正确
5.在异步串行传输系统中，假设每秒传输120个数据帧，其字符格式规定包含1个起始位，7个数据位，1个奇校验位，1个终止位，则波特率为（）。
A、1200波特B、120波特C、10波特D、840波特
第四章
重点一：
ram和rom的特点与区别
ram可读可写，断电丢失信息。
Rom只读。
重点二：
各种存储设备之间的性能比较
寄存器、主存、cache、外存之间速度、容量、价格的比较。
重点三：
动态ram的三种刷新方式
动态ram的刷新方式有3种，集中式、分散式、异步式。
重点四：
缓存命中率的影响因素
缓存命中率和缓存的容量与块长相关。
重点五：
汉明码的有关计算（根据原始代码长度求插入检测位的位数、求汉明吗）
原始代码长度
插入检测位的位数
1
2
2~4
3
5~11
4
重点六：
有关存储的小计算（计算数据线地址线根数、计算小芯片个数）
重点七：
缓存地址映射（大题类型）
重点八：
CPU与存储的连接（大题类型）
对应的题库习题：
1.组成32M×8位的存储器，需要1M×4位的存储芯片（）片。
A8B、16C、32D、64
2.计算机的存储系统是指（）
ARAMB、ROMC、主存储器D、Cache、主存储器和外存储器
3.以下器件中存取速度最快的是（）
A、CacheB、主存C、寄存器D、磁盘
4.在下列几种存储器中，CPU可直接访问的是（）
A、主存储器B、磁盘C、磁带D、光盘
5.在存储器层次结构中，存储器从速度最快到最慢的排列顺序是（）
A、寄存器-主存-Cache-辅存B、寄存器-主存-辅存-Cache
C寄存器-Cache-辅存-主存D、寄存器-Cache-主存-辅存
6.计算机的存储器采用分级方式是为了（）。
A、减少主机箱的体积B、解决容量、价格、速度三者之间的矛盾
C保存大量数据方便D、操作方便
7.动态RAM的特点是（）
A、工作中存储内容动态地变化
B、工作中需要动态地改变访存地址
C、每隔一定时间刷新一遍
D每次读出后需根据原存内容全部刷新一遍
8.DRAM的刷新是以（）为单位进行的
A、存储单元B、行C、列D、存储元
9.某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为（）
A、64、16B、16、64C、64、8D、16、16
10.4片16K×8位的存储芯片，可设计为（）容量的存储器
A、32K×16位B、16K×16位C、32K×8位D、8K×16位
11.设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该机的主存储器，则该机主存最多需要（）片这样的存储芯片。
A、256B、512C、64D、128
12．已知预发送的信息为9位，若采用基本的汉明校验编码，则需加入（）位检测位。
A、4B、5C、6D、9
13.和静态RAM相比，动态RAM具有（）优点
A、容量能随应用任务需要动态变化
B、成本低、功耗低
C、掉电后内容不会丢失
D、内容不需要再生
14.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。
现用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规则的ROM芯片数和RAM芯片数分别是（）
A、1、15B、2、15C、1、30D、2、30
15.用存储容量为16K×1位的存储器芯片来组成一个64K×8位的存储器，则在字方向和位方向上分别扩展了（）倍
A、4和2B、8和4C、2和4D、4和8
16.下列因素中，与Cache的命中率无关的是（）
A、Cache块的大小B、Cache的容量
C、主存的存取时间D、以上都无关
17.存储芯片的容量是8K×16，则其容量也可用字节表示为（）。
A、8KBB、16KB
C、32KBD、128KB
18.一个8位的计算机系统以16位来表示地址，则该计算机系统有（）个地址空间。
A256B65535C65536D131072
19．对于128*128矩阵的存储芯片进行刷新时，若存取周期为0.5μs，刷新周期为2ms，则下列选项中，错误的（）。
A集中刷新的死区时间为64μsB分散刷新没有死区时间
C异步刷新每隔15s刷新一行D三种刷新方式中，异步刷新效率最高
20、假设主存容量为512K*16位，Cache容量为2K*16位，块长为4个16位的字，访存地址为字地址。
（1）在直接映射关系下，设计主存的地址格式。
（2）在全相联映射关系下，设计主存的地址格式。
（3）在二路组相联映射关系下，设计主存的地址格式。
（4）在四路组相联映射关系下，设计主存的地址格式。
21、假设主存容量为512K*16位，Cache容量为2K*16位，块长为4个16位的字，访存地址为字节地址。
（1）在直接映射关系下，设计主存的地址格式。
（2）在全相联映射关系下，设计主存的地址格式。
（3）在二路组相联映射关系下，设计主存的地址格式。
（4）在四路组相联映射关系下，设计主存的地址格式。
22、设CPU有16根地址线，8根数据线，用
表示访存信号（低电平有效）,用
作读/写控制信号（高电平为读，低电平为写），现有下列存储芯片：
1K*4位RAM、2K*8位RAM、4K*8位RAM、2K*8位ROM、4K*8位ROM、8K*8位ROM及74138译码器和各种门电路。
画出CPU与存储器的连接图，要求主存地址空间分配：
6000H~6FFFH为系统程序区；7000H~7FFFH为用户程序区。
（1）合理选择上述存储芯片，说明各选几片。
（2）详细画出存储芯片的片选逻辑图。
23、设CPU有16根地址线，8根数据线，用
表示访存信号（低电平有效）,用
作读/写控制信号（高电平为读，低电平为写），用16K×8位的存储芯片组成该CPU的最大存储空间。
共需几片存储芯片？
画出CPU与主存连接图。
24、按配偶原则配置1011和1101的汉明码。
第六章
重点：
求原反补移码、0的原反补移码、移位运算、定点加减法（大题题型）、浮点加减法（大题题型）、溢出判断。
1、十进制数89对应的二进制数是（）
A、1011001B、1011100C、1001010D、1001101
2、若二进制数为1111.101，则相应的十进制数为（）
A、15.625B、15.5C、14.625D、14.5
3、补码定点整数10010101右移一位后的值为（）
A、01001010B、010010101C、10001010D、11001010
4、在下列有关补码和移码关系的叙述中，（）是不正确的
A、相同位数的补码和移码表示具有相同的数据表示范围
B、零的补码和移码表示相同
C、同一个数的补码和移码表示，其数值部分相同，符号相反
D、一般用移码表示浮点数的阶码，而补码表示定点整数
5、计算机内的减法是用（）来实现的
A、将被减数加到减数上B、从被减数中减去减数
C、补数的相加D、从减数中减去被减数
6、在机器数（）中，零的表示形式是唯一的。
A、原码B、补码C、补码和移码D、原码和反码
7、设机器数采用补码表示（含1位符号位），若寄存器内容为9BH，则对应的十进制数为（）
A、-27B、-97C、-101D、155
8、一个16位无符号二进制数的表示范围是（）
A、0~65536B、0~65535C、-32768~32767D、-32768~32768
9、计算机内部的定点数大多用补码表示，以下是一些关于补码特点的叙述
I、零的表示是唯一的
II、符号位可以和数值部分一起参加运算
III、和其真值的对应关系简单、直观
IV、减法可以用加法来实现
在以上叙述中，（）是补码表示的特点
A、I和IIB、I和IIIC、I和II和IIID、I和II和IV
10、原码定点整数01010101左移2位后的值为（）
A、01000111B、01010100C、01000110D、01010101
11、两补码相加，采用1位符号位，则当（）时，表示结果溢出
A、最高位有进位
B、最高位进位和次高位进位异或结果为0
C、最高位为1
D、最高位进位和次高位进位异或结果为1
12、原码乘法是（）
A、先取操作数绝对值相乘，符号位单独处理
B、用原码表示操作数，然后直接相乘
C、被乘数用原码表示，乘数取绝对值，然后相乘
D、乘数用原码表示，被乘数取绝对值，然后相乘
13、设机器字长为8位（含1位符号位），X=+53，Y=-67，计算[X-Y]补和[X+Y]补，并还原成真值。
14、设有浮点数X=25×（9/16），Y=23×（–5/16），阶码用5位（含2位符号位）补码表示，尾数用6位（含2位符号位）补码表示。
（1）写出X与Y的浮点数表示。
（2）求真值X+Y=？
要求写出完整的浮点运算步骤。
第七章
重点一：
扩展码技术（课本例7.1）
重点二：
指令寻址方式
指令寻址有两种，顺序寻址和跳转寻址。
顺序寻址由pc加1实现，跳跃寻址由跳转指令实现。
重点三：
十种数据寻址的特点，EA的求法，访存次数。
（大题）
•立即寻址：
形式地址A就是操作数，指令执行阶段不访存，立即数为补码形式，可正可负。
•直接寻址：
EA=A，执行阶段访问一次存储器
•隐含寻址：
指令字中少了一个地址字段，可缩短指令字长。
加法指令，操作数隐藏在ACC中。
•一次间接寻址：
有效地址EA住在形式地址A所指向的存储单元中。
执行指令阶段2次访存。
常用在子程序返回。
•寄存器寻址：
EA=Ri有效地址即为寄存器编号，执行阶段不访存，只访问寄存器，执行速度快
•寄存器间接寻址：
EA=（Ri）有效地址在寄存器中，执行阶段1次访存，常用在循环程序
•基址寻址：
EA=（BR）+ABR为基址寄存器，BR内容不变，形式地址A可变
•变址寻址：
EA=（IX）+AIX为变址寄存器，IX内容可变，形式地址A不变，常用在处理数组问题
•相对寻址：
EA=（PC）+A广泛用于转移指令
重点四：
RISC、CISC
题库中对应的习题
1、单地址指令中为了完成两个数的算术运算，除地址码指明一个操作数外，另一个数采用（）方式
A、立即寻址B、隐含寻址C、间接寻址D、基址寻址
2、假定指令中地址码所给出的是操作数的有效地址，则该指令采用（）寻址方式
A、立即B、直接C、基址D、相对
3、寄存器寻址方式中，操作数处于（）中。
A、通用寄存器B、主存C、程序计数器D、堆栈
4、偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。
下列寻址方式中，不属于偏移寻址方式的是（）
A、间接寻址B、基址寻址C、相对寻址D、变址寻址
5、某指令系统指令长为8位，每一个地址码3位，用扩展操作码技术。
若指令系统具有2条二地址指令，10条零地址指令，则最多有（）条一地址指令
A、20B、14C、10D、6
6、以下几种寻址方式中，（）方式取操作数最快
A、直接寻址B、寄存器寻址C、相对寻址D、变址寻址
7、（）方式便于数组的处理
A、间接寻址B、变址寻址C、相对寻址D、基址寻址
8、设指令中的地址码为A，变址寄存器为X，基址寄存器为B，程序计数器为PC，则变址加间接寻址方式的操作数有效地址EA为（）
A、（X）+（A）B、（X+B）C、（（X）+A）D、（A）+（PC）
9、假设某条指令的一个操作数采用变址寻址方式，变址寄存器的内容为8H，指令中给出的形式地址为1200H，地址为1200H的内存单元中内容为12FCH，地址为12FCH的内存单元的内容为38B8H，则该操作数的有效地址为（）
A、1200HB、1208HC、12FCHD、38B8H
10、下列关于RISC的叙述中，错误的是（）
A、RISC普遍采用微程序控制器
B、RISC大多数指令在一个时钟周期内完成
C、RISC的内部通用寄存器数量相对CISC多
D、RISC的指令数、寻址方式和指令格式种类相比CISC少
11、对于CISC机和RISC机，以下说法错误的是（）
A、RISC机的指令条数比CISC机少
B、RISC机器的指令的平均字长比CISC机器指令的平均字长短
C、对大多数计算任务来说，RISC机器程序所用的指令条数比CISC机器少
D、RISC机器和CISC机器都在发展
12、基址寄存器的内容为3000H，变址寄存器的内容为02B0H，指令的地址码为002BH，程序计数器（存放当前正在执行的指令的地址）的内容为4500H，且存储器内存放的内容如下：
地址内容
002BH3500H
302BH3500H
32B0H5600H
32DBH2800H
3500H2600H
452BH2500H
（1）若采用基址寻址方式，则取出的操作数是什么？
（3）若采用变址寻址（不考虑基址）方式，操作数的有效地址是什么？
（3）若采用立即寻址方式，取出的操作数是什么？
（4）若采用存储器间接寻址（不考虑基址）方式，取出的操作数是什么？
（5）若相对寻址用于转移指令，则转移地址是多少？
13、假设指令字长为16位，操作数的地址码为6位，指令有零地址和一地址两种格式。
（1）设操作码固定，零地址指令有512种，则一地址指令最多有几种？
（2）采用扩展操作码技术，零地址指令有512种，则一地址指令最多有几种？
第八、九、十章
重点一：
CPU的功能与结构
CPU的结构：
控制器、运算器、中断系统、寄存器
CPU的功能：
指令控制、操作控制、时间控制、数据加工、处理中断
重点二：
CPU中寄存器的作用
通用寄存器、数据寄存器、地址寄存器、状态寄存器
重点三：
指令周期概念
指令周期：
取出并执行一条指令所需的全部时间，即CPU完成一条指令的时间。
重点四：
影响流水线性能的因素
数据相关、结构相关、控制相关
重点五：
计算流水线的加速比、吞吐率、效率（参考例8.1）
重点六：
多级时序、控制方式（课本385～389页）
•机器周期：
以访问一次存储器的时间为基准
•将一个机器周期分成若干个时间相等的时间段（节拍、状态、时钟周期）
•时钟周期是控制计算机操作的最小单位时间
•一个指令周期包含若干个机器周期，一个机器周期包含若干个时钟周期
•一个节拍的宽度正好等于一个时钟周期
•CPU的控制方式分为同步控制、异步、联合、人工。
同步控制中，每个机器周期中的节拍数（时钟周期）可以不等，这采用的是不定长的同步控制。
重点七：
MIPS的计算
某计算机的CPU主频为8Mhz，每个机器周期平均含2个时钟周期，每条指令的指令周期平均含2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？
解：
由于主频为8MHz，所以时钟周期为1/8=0.125us，机器周期为0.125×2=0.25us，指令周期为0.625us。
平均指令执行速度为1/0.625=1.6MIPS
重点八：
组合逻辑控制单元和微程序控制单元的特点和区别
重点九：
微程序控制单元的基本组成
控制存储器（CM）：
存放全部微程序。
控存地址寄存器（CMAR）：
存放欲读出的微指令地址。
控存数据寄存器（CMDR）：
存放从控制存储器读出的微指令。
重点九：
微指令的编码方式（直接编码、字段直接编码）
某机的微指令格式中，共有8个控制字段，每个字段可分别激活5，8，3，1种控制信号。
分别采用直接编码和字段直接编码方式设计微指令的操作控制字段，并说明两种方式的操作控制字段各取几位。
直接编码：
所需位数为5+8+3+1=17位。
（直接编码方式，所求的操作控制字段的总位数等于控制信号的总数）
字段直接编码：
因为每个字段都需要一个空状态，所以每个字段可以激活的状态分别为6、9、4、2种。
6种状态需要3位二进制表示。
9种状态需要4位二进制表示。
4种状态需要2位二进制表示。
2种状态需要1位二进制表示。
因此，所需位数为3+4+2+1=10位。
重点十：
微操作加节拍（大题类型）
题库中对应的习题：
1、某机的微指令格式若包含5个控制字段，每字段可分别激活5、8、3、1、7种控制信号，在采用字段直接编码方式设计中，操作控制字段共需（）位。
A、25B、12C、13D、24
2、CPU是指（）。
A、运算器B、控制器C、运算器和控制器D、运算器、控制器和主存
3、状态寄存器用来存放（）。
A、算术运算结果B、逻辑运算结果
C、运算类型D、算术逻辑运算指令及测试指令的结果状态
4、控制器的功能是（）。
A、产生时序信号
B、从主存取出一条指令
C、完成指令操作码译码
D、从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令。
5、指令周期是指（）
A、CPU从主存取出一条指令的时间
B、CPU执行一条指令的时间
C、CPU从主存取出一条指令加上执行这条指令的时间
D、时钟周期时间
6、从取指令开始到指令执行完成所需的时间，称之为（）
A、时钟周期B、机器周期C、访存周期D、指令周期
7、由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由（）来确定
A、指令周期B、存取周期C、间址周期D、中断周期
8、以硬连线方式构成的控制器也称为（）
A、组合逻辑控制器B、微程序控制器
C、存储逻辑控制器D、运算器
9、微程序控制器的速度比硬布线控制器慢，主要是因为（）
A、增加了从磁盘存储器读取微指令的时间
B、增加了从主存读取微指令的时间
C、增加了从指令寄存器读取微指令的时间
D、增加了从控制存储器读取微指令的时间
10、微程序控制存储器属于（）的一部分
A、主存B、外存C、CacheD、CPU
11、微程序存放在（）
A、控制存储器B、RAMC、指令寄存器D、内存储器
12、相对于微程序控制器，硬布线控制器的特点是（）
A、指令执行速度慢，指令功能的修改和扩展容易
B、指令执行速度慢，指令功能的修改和扩展难
C、指令执行速度快，指令功能的修改和扩展容易
D、指令执行速度快，指令功能的修改和扩展难
13、下列不会引起流水线阻塞的是（）
A、数据旁路B、数据相关C、条件转移D、资源冲突
14、某CPU主频为1.03GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期，假设CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率
A、0.25×109条令/秒B、0.97×109条指令/秒
C、1.0×109条令/秒D、1.03×109条指令/秒
15、假设指令流水线分取指、译码、执行、回写4个过程段，若有10条指令连续进入流水线无阻塞流水执行，则采用流水方式执行获得的加速比为（）。
A、4B、3.08
升级会员 