Vin1>Vin2时，输出为低电平，满足要求。
Vin2为：
Vin1为：
Vout为：
精度：
设Vin2=1.25v上下浮动0.3mv，如方针结果1，仿真使Vout发生了反转，符合比较器的精度0.6mv的要求。
Vin2为：
Vin1为：
Vout为：
响应时间：
传播延时为输出图像翻转的50%和输入图像翻转的50%之间的时间差决定，tpHL=33.67ns，tpLH=33.27ns由图可以得到传播时间约等于响应时间tp=（tpLH+tpHL）/2=33.47ns。
（6）版图：
版图面积为331.14um*217.8um=72122.292um2
●子模块2：
采样保持电路（S/H）
（1）电路结构：
（2）工作原理[12]：
采样保持电路的电路结构为：
CMOS传输门开关，采样电容器，两级运算放大器。
当开关导通的时候，通过外加信号给电容充电，断开后由于电容无法放电，将继续保持原来的电压，这个电压被电压跟随器保持下来，这样的结构就构成了采样保持电路。
其中级运算放大器，第一级是电流镜做负载的差分放大器。
第二级是电流漏做负载的反相放大器，M8管和M5构成一个电流镜结构，由M8给M5镜像电流作为第一级放大器的尾电流。
M8和M7也是一个电流镜结构，其功能也是为M7提供个横定的电流。
运算放大器的设计与仿真详见子模块6。
（3）参数设定：
根据[2]中公式
输出导纳go=αgo,m。
其中go,m为关于晶体管的宽长比以及晶体管漏级电
流Id的单项式，α为常数。
由在文献中的计算结果，以及[3]对管子尺寸进行调试，得出
Mn1w=1ul=1u
Mp1w=2ul=1u
M1w=15ul=1u
M2w=15ul=1u
M5w=3ul=1u
M3w=10ul=1u
M4w=10ul=1u
M6w=100ul=1u
M7w=15ul=1u
M8w=2ul=1u
Cc1pf
CL1pf
CH1pf
（4）仿真网表：
*SHcircuit
.lib'mix025_1.l'TT
.globalvdd
vddvd02.5v
.subcktamplifyinoutvdd
ibiasvdd1100nA
Ccvf1out1pf
CLoutgnd1pF
M1vm1in1vn1gndnchL=1uW=15u
M2vf1in2vn1gndnchL=1uW=15u
M3vm1vm1vddvddpchL=1uW=10u
M4vf1vm1vddvddpchL=1uW=10u
M5vn1vbiasgndgndnchL=1uW=3u
M6outvf1vddvddpchL=1uW=100u
M7outvbiasgndgndnchL=1uW=15u
M8vbiasvbiasgndgndnchL=1uW=2u
.ends
.subcktswitchinoutg1g2
mn1outg1in0nchw=1ul=1u
mp1ing2outvddpchw=2ul=1u
.ends
ch101pf
xswitchin1g1g2switch
xamplifyout1outamplify
vg1g10PULSE（02.500.1n0.1n5u10u）
vg2g20PULSE（2.5000.1n0.1n5u10u）
vinin0sin1.251.25100k
.tran0.1u30u
.printv（g1）v（g2）v（in）v（out）
.end
（5）仿真结果：
Vout为：
Vin为：
V（G2）为：
V（G1）为：
由图可知，G1为高电平G2为低电平时开闭合开电路处于采样阶段，G1为低电平G2为高电平时开断开合电路处于保持阶段。
采样频率为100KHz，也就是采样周期为10us，两次采样电压为：
2.15v、2.13v，输入电压范围为：
2.5v。
该采样保持电路采用高电平采样低电平保持所以此电路可以很好的进行采样工作。
（6）版图：
版图面积为502.8um*327.6um=164717.28um2
●子模块3：
数模转换器DAC
（1）电路结构：
其中双向开关部分原理图为MOS开关子模块原理图。
（2）工作原理：
基于电荷再分配的原理[5]，所谓电荷守恒原理就是指在开关电容电路中用“闭合面”包围各电容器一个极板的集合，只要闭合面没没有存储电荷的元件，并且没有导电路径穿过这个闭合面，那么闭合面内所有电容器极板上锁存储的总电荷就不会发生变化，并且与整个电路中开关的闭合和断开一级电容器上的电压因任何原因而发生的变化无关。
输入数字码与输出电压的关系如下式[6]：
In-1=2In-2=4In-3=...=2n-1I0
vo=-Rf*I=-Rf（Dn-1/2R+Dn-2/4R+Dn-3/8R+...+D0/2n）VREF
Rf=R,vo=-VREF/2ni=0∑n-1Df*2i
即
其中
是输出电压，
考电压
是权位,，bI=1是I=1，bI=0时I=0。
（3）参数设定：
电容名称
C1
C2
C3
C4
C5
C6
C7
C8
C9
C10
C11
C12
Cout
电容值（pf）
40960
20480
10240
5120
2560
1280
640
320
160
80
40
20
20
其中pmos和nmos管得尺寸和子模块MOS开关的尺寸保持一致。
（4）仿真网表：
*dacc
.lib'mix025_1.l'tt
vd11gndpulse（02.501n1n16u32u）
vd22gndpulse（02.501n1n8u16u）
vd33gndpulse（02.501n1n4u8u）
vd44gndpulse（02.501n1n2u4u）
vd55gndpulse（02.501n1n1u2u）
vd66gndpulse（02.501n1n0.5u1u）
c1out1640pF
c2out2320pF
c3out3160pF
c4out480pF
c5out540pF
c6out620pF
coutoutgnd20pF
vddingnd2.5v
xswitch11gndoutinswitch
xswitch22gndoutinswitch
xswitch33gndoutinswitch
xswitch44gndoutinswitch
xswitch55gndoutinswitch
xswitch66gndoutinswitch
.subcktswitchinoutd1gnd
m11d1outoutpchw=1ul=1u
m21d1gndgndnchw=1ul=1u
m3out1gndgndnchw=1ul=1u
m4in1outoutpchw=1ul=1u
.ends
.tran2n50u
.printtranv（in,out）
.end
（5）仿真结果：
数字码从001000到010010依次加1，对应转换的模拟信号为0.31V0.35V0.39V0.43V0.47V0.51V0.55V0.59V0.62V0.660.7V0.72V，而仿真结果为0.32V0.36V0.4V0.43V0.47V0.51V0.55V0.59V0.62V0.660.7V0.72V，理论值与实际值几乎一致，符合了数模转换的要求。
（6）版图：
版图面积为1067.46*214.86um2=229418.9136um2
●子模块4：
MOS开关
（1）电路结构[11]：
此电路用于模块3数模转换器DAC中。
根据[1]中传输门的原理，确定下图为双向MOS开关，其中d为开关控制端，d为低电平时，Mn2导通，d为高电平时，Mp2导通。
（2）工作原理：
Pmos管可以很好的传输高电平，Nmos管可以很好的传输低电平，如仅仅是传输高电平和低电平，那么可以考虑只采用一P管或者一个N管，在采样保持电路中用的传输门要传输的电压是不确定的，所以同时采用PMOS和NMOS，这样可以减少传输时阈值损失。
（3）参数设定：
设反相器的PMOS的L=1u,W=2u,由于反相器的P管与N管尺寸比为2比1，则反相器的NMOS的L=1u,W=1u。
设Mp2的L=1u,W=2u。
Mn2的L=1u.W=2u。
（4）仿真网表：
*switchdouble
.lib'mix025_1.l'tt
vddvdd02.5v
vdd0PULSE（02.500.01u0.01u0.5u1u）
vin1in1gnd0.1v
vin2in2gnd2v
Mp11dvddvddpchw=1ul=1u
Mn11dgndgndnchw=2ul=1u
Mn2out1in1in1nchw=2ul=1u
Mp2in21outoutpchw=2ul=1u
.tran1n0.6u
.printtranv（out）v（d）
.end
（5）仿真结果：
Vout为：
Vd为：
上图为双向CMOS开关的仿真结果。
仿真结果说明：
当输入D是高电平时，Mp2管导通，输出为IN,IN为2.5v。
当输入为低电平时，Mn2管导通，输出为0。
（6）版图：
版图面积为104.52um*50.88um=5317.9776um2
●子模块5：
两相不交叠时钟
（1）电路结构：
器件名称：
反相器，与非门
（2）工作原理：
输出端CLK1由输入in和另一个反馈来的输入经过三个反相器得出。
输出端CLK2由经过一个反相器的in输入端和反馈来的另一个输入端经过三个反相器得出。
（3）参数设定：
经过仿真测试，在两项不交叠时钟里面，MOS管的尺寸可取的范很宽，几乎不会影响模块的功能，采用的MOS管的尺寸为1/1和4/1。
（4）仿真网表：
.lib"mix025_1.l"tt
vdvdd02.5v
vinin0PULSE（02.500.1n0.1n0.05u0.1u）
M1N5inGndGndNchL=1uW=1u
M2N8N5GndGndNchL=1uW=1u
M3N2N8GndGndNchL=1uW=1u
M4N4N12GndGndNchL=1uW=1u
M5clk1N4GndGndNchL=1uW=1u
M6N6inGndGndNchL=1uW=1u
M7N1N6GndGndNchL=1uW=1u
M8clk2N7GndGndNchL=1uW=1u
M9N7N11GndGndNchL=1uW=1u
M10N12N2N3N3NchL=1uW=1u
M11N3clk2GndGndNchL=1uW=1u
M12N11N1N9N9NchL=1uW=1u
M13N9clk1GndGndNchL=1uW=1u
M14N5inVddVddPchL=1uW=1u
M15N8N5VddVddPchL=1uW=1u
M16N2N8VddVddPchL=1uW=1u
M17N4N12VddVddPchL=1uW=1u
M18clk1N4VddVddPchL=1uW=1u
M19N6inVddVddPchL=1uW=1u
M20N1N6VddVddPchL=1uW=1u
M21clk2N7VddVddPchL=1uW=1u
M22N7N11VddVddPchL=1uW=1u
M23N12N2VddVddPchL=1uW=4u
M24N12clk2VddVddPchL=1uW=4u
M25N11clk1VddVddPchL=1uW=4u
M26N11N1VddVddPchL=1uW=4u
.tran0.1u2u
.printv（in）v（clk1）v（clk2）
.end
（5）仿真结果：
V（clk2）为：
V（clk1）为：
V（in）为：
输入CLK与输出CLK1同相，和CLK2反相，所以得到CLK1与CLK2不交叠的时钟输出。
时钟周期是0.1us，即采样周期。
符合设计要求的工作时钟。
（6）版图：
版图面积为190.74um*91.98um=17544.2652um2
●子模块6：
运算放大器
（1）电路结构：
此电路用于模块2采样保持电路中。
（2）工作原理：
在运放的电路里面采用了电流镜，电流镜的工作原理为，两个完全匹配的MOS管，当加载在栅极的电压相同的时候，沟道电流也相同，根据这个原理就可以达到镜像的目的。
（3）参数设定：
根据参考文献2中公式
输出导纳go=αgo,m。
其中go,m为关于晶体管的宽长比以及晶体管漏级电
流Id的单项式，α为常数。
由在文献中的计算结果，以及参考文献3对管子尺寸进行调试，得出
m1w=15ul=1u
m2w=15ul=1u
m5w=3ul=1u
m3w=10ul=1u
m4w=10ul=1u
m6w=100ul=1u
m7w=15ul=1u
m8w=2ul=1u
c11pf
c21pf
（4）仿真网表：
*Maincircuit
.lib'mix025_1.l'TT
Ccvf1out1pf
CLoutgnd1pF
M1vm1in1vn1gndnchL=1uW=15u
M2vf1in2vn1gndnchL=1uW=15u
M3vm1vm1vddvddpchL=1uW=10u
M4vf1vm1vddvddpchL=1uW=10u
M5vn1vbiasgndgndnchL=1uW=3u
M6outvf1vddvddpchL=1uW=100u
M7outvbiasgndgndnchL=1uW=15u
M8vbiasvbiasgndgndnchL=1uW=2u
ibiasvddvbias1
升级会员 