CMOS两级运算放大器设计方案报告.docx

CMOS两级运算放大器设计方案报告.docx

《CMOS两级运算放大器设计方案报告.docx》由会员分享，可在线阅读，更多相关《CMOS两级运算放大器设计方案报告.docx（11页珍藏版）》请在冰豆网上搜索。

CMOS两级运算放大器设计方案报告

CMOS两级运算放大器设计及仿真

试验汇报

班级：

学号：

姓名：

日期：

一、运算放大器设计介绍

运算放大器是很多模拟及数模混合信号系统中一个十分关键部分。

多种不一样复杂程度运放被用来实现多种功效：

从直流偏置产生到高速放大或滤波。

运算放大器设计可分为两个步骤。

第一步是选择或搭建运放基础结构，绘出电路结构草图。

确定好电路结构不能轻易修改。

运算放大器电路结构确定以后需要选择直流电流，手工设计管子尺寸，和设计赔偿电容等关键参数。

为了满足运放交流和直流需要，全部管子必需设计出适宜尺寸。

在手工计算基础上，利用CandenceVirtuoso电路设计软件进行图形绘制，参数赋值，仿真分析。

在分析仿真结果基础上判定电路是否符合设计要求。

若不符合，再回到手工计算，调试电路。

二、设计目标

电路参数要求：

（1）直流或低频时小信号差模电压增益

Avd=4000V/V（72dB）

（2）增益带宽积

GBW=10MHz

（3）输入共模电压范围

Vcm,min=0.4V，Vcm,max=1.5V

（4）输出电压摆幅

0.2V

（5）相位裕度

PM=60

（6）负载电容

CL=1pF

（7）电源电压

VDD=1.8V

使用CMOS-90nm工艺库。

三、电路设计

1.电路结构

最基础CMOS二级密勒赔偿运算跨导放大器结构以下图所表示。

关键包含四大部分：

第一级双端输入单端输出差分放大级、第二级共源放大级、直流偏置电路及密勒赔偿电路。

2.电路描述

输入级放大电路由PM0、PM2、NM1、NM3组成，其中PM0和PM2组成电流源偏置电路，NM1和NM3组成差分放大电路，输入端分别为IN1和IN2，单端输出。

以下图所表示。

输出级放大电路由PM1和NM4组成，其中PM1为共源放大级电路，NM4为电流源偏置电路。

以下图所表示。

电流源偏置电路由NM0、NM2和NM4组成，其中NM0接偏置电流源，电流源电流为30uA。

以下图所表示。

选择电源电压为1.8V。

共模输入电压设为500mV，差模输入电压设IN1、IN2为5uV交流小信号，方向相反。

以下图所表示。

3.参数估量

第一级放大电路电压增益：

第二级放大电路电压增益：

两级放大电路总增益：

增益带宽积：

设置直流工作点：

对单个nmos管进行gm/Id、Id/w和Vgs图形仿真，以下图所表示。

取gm/Id为10，Vgs为0.3V，可得差动放大级单边电路偏置电流为15uA。

依据镜像电流源特征可设置Iref为30uA。

设置第二级共源放大级直流偏置电流为34.3uA。

宽长比计算以下：

偏置电路：

NM04.5

NM24.5

NM45.15

差分放大电路：

PM01.875

PM21.875

NM115

NM315

共源放大级：

PM14.7

密勒赔偿电路参数配置

Rc10K

Cc3pF

四、仿真调试

测试环境搭建。

tran为扫频时间，设置输入信号频率为1KHz，所以tran值设置为10ms。

扫频范围为1至100GHz。

并保留直流工作点信息。

以下图所表示。

测试第一级差动放大级放大倍数。

以下图所表示。

放大倍数大约为250倍，红色线条为第一级输出。

相当于本征放大增益平方。

测试两级放大电路放大倍数。

以下图所表示。

四条波形线分别为差动输出级、IN1、IN2、OUT。

便于观察放大倍数，将放大倍数及带宽截图以下。

放大倍数约为11000倍，带宽为1KHz。

所以增益带宽积大于10MHz。

相位和放大倍数关系以下图所表示。

在增益降为0dB时候，相位降幅大约为110度，即相位裕度大约为70度。

五、试验结果

电路仿真参数：

（1）直流或低频时小信号差模电压增益

Avd=11000V/V（80dB）

（2）增益带宽积

GBW=11MHz

（3）输入共模电压

Vcm=0.5V

（4）输出电压

1.3V

（5）相位裕度

PM=70度

（6）负载电容

CL=1pF

（7）电源电压

VDD=1.8V

（8）密勒赔偿电容及电阻

Rc=10K

Cc=3pF

仿真参数满足设计要求。