《数字电路》总复习题.docx
《《数字电路》总复习题.docx》由会员分享,可在线阅读,更多相关《《数字电路》总复习题.docx(26页珍藏版)》请在冰豆网上搜索。
《数字电路》总复习题
09级4班《数字电路》总复习题(没有DAC、ADC部分!
!
)
一、填空题
1.在逻辑电路中,任意时刻的输出状态仅取决于该时刻输入信号的状态,而与信号作用前电路的状态无关,这种电路称为。
因此在电路结构上,一般由组合而成。
2.(35)10=()2,(10101)2=()10
3.电路能产生周期的脉冲波形;电路可将正弦波变成矩形波。
4.三态门具有、、三种状态,因此常用于结构中。
5.右图所示的波形是一个进制(加、减)法计数器的波形。
若由触发器组成该计数器,触发器的个数应为,它有个无效状态,分别为和。
6.组合逻辑电路的设计步骤为:
①;
②;
③简化和变换逻辑表达式,从而画出逻辑图。
7.欲将一个频率为10kHZ的矩形波变换成频率为1kHZ的矩形波,应选用电路。
8.逻辑表达式
+
CD+
BD的最小项之和的形式是:
。
9.分析组合逻辑电路的步骤为:
①;
②;
③;
④根据真值表和逻辑表达对逻辑电路进行分析,最后确定其功能。
10.为实现图逻辑表达式的功能,请将多余输入端C进行处理(只需一种处理方法)
其中图Y1、Y2为TTL电路,图Y3、Y4为CMOS电路。
Y1的C端应,
Y2的C端应,
Y3的C端应,
Y4的C端应。
11.在任何时刻,输出状态只决定于同一时刻各输入状态的组合,而与先前状态无关的逻辑电路称为,而若逻辑电路的输出状态不仅与输出变量的状态有关,而且还与系统原先的状态有关,则称其为。
12.双极性三极管饱和工作状态的条件是。
13.正与门与门等效。
14.“逻辑相邻”是指两个最小项________因子不同,而其余因子________。
15.数字比较器是用于对两数,以判断其的逻辑电路。
16.数(11011011)2转化为八进制数是,十六进制数是。
17.在同步计数器中,各触发器的CP输入端应接时钟脉冲。
18.有一两端输入的TTL与非门带同类负载门的个数为N,已知门电路的|IIS|=1.5mA,|IIH|=10μA,|IOL|=15mA|IOH|=400μA试问电路带负载门个数N=。
19.四位双向移位寄存器T4194的功能表如表所示。
由功能表可知,要实现保持功能,应使,当
,S1=1,S0=0时,电路实现功能。
20.图中所示电路中,当电路其他参数不变:
仅Rb减小时,三极管的饱和程度;仅RC减小时,三极管的饱和程度,它的饱和压降UCES。
21.TTL反相器电气特性如图所示,该门电路输入短路电流IIS=(),高电平输入电流IIH=()若带同类门,其带负载能力N≤()。
22.由555定时器构成的施密特触发器,已知电源电压UCC=9V其正向阈值电压U+=;负向阈值电压U-=,回差电压△UT=。
23.某计数器的状态转换图如图所示,试问该计数器是一个进制法计数器,它有个有效状态,个无效状态,该电路自启动。
若用JK触发器组成,至少要个。
24.单稳态触发器的特点是电路有一个和一个。
25.TTL或非门多余输入端的处理是。
7.电路中的二极管均为理想二极管,判断各二极管的状态和输出电压Vo的大小。
D1;D2;D3;VO。
26.555定时器构成的单稳态触发器,该电路是触发脉冲的触发,有两种状态:
和;电路要求输入信号负脉冲的宽度必须输出脉冲宽度。
27.三个JK触发器组成的计数器,最多有效状态是个,它是进制计数器;若要构成五进制计数器,最少需个触发器,它的无效状态有个。
28.在下图所示的组合电路框图中,若A1,A2…Am为输入逻辑变量,Y1,Y2…Yn为输出逻辑函数,其输入和输出间的函数关系可表示为Y1=f1由此可见,组合电路的输出只决定于而与无关。
29.十六进制数(64)H转换为十进制数则为。
30.将二进制数(1101010)2转换成十进制数是,八进制数是,十六进制数是。
31.右图为555定时器构成的输入与输出的波形,该电路tw≈电路正常工作时,要求TWtw。
32.已知如图(a)所示各电路输出电压波形如图(b)所示,填写电路名称。
电路1为,电路2为,电路3。
33.施密特触发器和单稳态触发器是一种脉冲电路,多谐振荡器是一种脉冲电路。
34.若在时钟脉冲高电平期间RS端信号不发生变化,则同步RS触发器的状态变化是在时钟脉冲发生的,主从RS触发器的状态转变是在时钟脉冲发生的。
35.TTL与非门电路中,为了提高工作速度采到了以下措施:
(1),
(2),(3)。
二、选择题
1.用555定时器组成的三种应用电路如下图所示,其中图(a)对应电路名称是,图(b)对应电路名称是,图(c)对应电路名称是。
⑴施密特触发器;⑵单稳态触发器;⑶多谐振荡器。
2.以下单元电路中,具有“记忆”功能的单元电路是:
()
A、运算放大器;B、触发器;C、TTL门电路;D、译码器;
3.以下各电路中属于组合逻辑电路有。
A、编码器 B、译码器 C、寄存器 D、计数器
4.在数字电路中,晶体管的工作状态为:
()
A、饱和;B、放大;C、饱和或放大;D、饱和或截止;
5.图(a)由555定时器组成的何种电路,已知图(a)输入,输出脉冲波形如图(b)所示,
则输出脉冲的宽度Tw=
(A)单稳态触发器
(B)施密特触发器
(C)多谐振荡器
⑴TW=2.2RC
⑵TW=1.1RC
⑶TW=
RC
6.电路如图所示,指出能实现
的电路是,实现
的电路是,实现
的电路是。
7.下图所示波形是一个进制加法计数器的波形图。
试问它有个无效状态。
A二;B四;C六;D八
8.半加器的逻辑关系是()
A、与非B、或非C、与或非D、异或
9.有四个触发器的二进制计数器,它们有种计数状态。
A、8B、16;C、256D、64。
10.下列函数中等于A的是。
A、A+1B、A+AC、A+ABD、A(A+B)
11.图中所示电路中图的逻辑表达式
12.摩根定律(反演律)的正确表达式是:
()
A、
B、
C、
D、
13.在555定时器组成的三种电路中,能自动产生周期为T=0.69(R1+2R2)C的脉冲信号的电路是。
⑴施密特触发器;⑵单稳态触发器;⑶多谐振荡器。
14.指出四变量A、B、C、D的最小项应为()
A、
B、
C、
D、
15.右图CT54H系列的TTL门电路的输出状态()
A、高电平B、低电平C、高阻态D、无法确定;
16.指出下列各种类型的触发器中能组成移位寄存器的应该是()
A、基本RS触发器B、同步RS触发器C、主从结构触发器D、维持阻塞触发器;
17.下列说法正确的是:
()
A、单稳态触发器是振荡器的一种B、单稳态触发器有两个稳定状态
C、JK触发器是双稳态触发器D、振荡器有两个稳定状态
18.图示为一简单的编码器,其中E、F、G是一般信号,A、B是输出二位二进制代码变量,今令AB=10,则输入的信号是()。
A、EB、FC、G
19.设所有触发器的初始状态皆为0,找出下图各触发器在时钟信号作用下输出电压波形不为0的是:
图。
20.组合逻辑电路任何时刻的输出信号与该时刻的输入信号(),与电路原来所处的状态()
A、关,无关B、无关,有关C、有关,无关D、有关,有关
21.在函数K=AB+CD的真值表中,F=1的状态有多少个?
()
A、2B、4C、6D、7;E、16
22.电路如图所示,这是由定时器构成的:
()
A多谐振荡器B单稳态触发器
C施密特触发器D双稳态触发器
23.如图所示TTL电路中逻辑表达式为Y=A+B的是。
24.欲将一正弦波信号转换为与之频率相同的矩形脉冲信号,应采用:
()
A、单稳态触发器B、施密特触发器C、A/D转换器D、移位寄存器
25.74LS138是3线—8线译码器,译码为输入低电平有效,若输入为A2A1A0=100时,输出
为
A、00010000B、11101111C、11110111D、00000100
26.下列数中最小数是。
A、(26)10B、(1000)8421BCDC、(10010)2D、(37)8
27.下列触发器中只有计数功能的是。
A、RS触发器B、JK触发器C、D触发器D、
触发器
28.逻辑电路如图所示,其逻辑函数式为:
()
A、
B、
C、
D、
29.在图中,选择能实现给定逻辑功能
的电路。
30.TTL与非门中多余的输入端应接电平是:
()
A、低B、高C、地D、悬空
31.特性征方程中含有约束条件的触发器是:
()
A、主从RS触发器B、主从JK触发器C、JK边沿触发器D、D边沿触发器
32.CMOS传输门相当于一个:
()
A、与门B、非门C、或门D、开关
33.不能用来描述组合逻辑电路的是:
()
A、真值表B、卡诺图C、逻辑图D、驱动方程
34.下列电路中,不属于组合电路的是:
()
A、数字比较器B、寄存器C、译码器D、全加器
35.下列逻辑代数运算错误的是:
()
A、A+A=AB、A
C、A·A=1D、A+
36.NMOS管的开启电压UGS(th)=2V外加漏源电压UDD=10V,为使管子截止,则要求UGS(th)
(1)>2V
(2)=2V(3)<2V
37.二进制数(1011.11)B转换为十进制数则为:
A、11.55B、11.75C、11.99D、11.30
38.JK触发器的特征方程为:
()
A、
B、
C、
D、
39.二进制加法计数器从0计到十进制数12时,需要个触发器构成,它有个无效状态。
A、4B、3C、8D、16
40.下列逻辑代数运算错误的是:
()
A、A
B、A+1=AC、A
D、A+0=A
41.如图所示CMOS电路中逻辑表达式Y=A的是。
42.逻辑函数L(A、B、C、D)=
化简结果为:
()
A、
B、
C、
D、
43.当Cr=0时,移位寄存器处于状态:
A、保持B、左移C、右移D、清除
三、判断题
1.编码器,译码器,数据选择器都属于组合逻辑电路。
()
2.请将下列触发器的特性方程与其对应触发器用线连接起来(特性方程中,触发器的输入端用字符A、B…….表示)。
(1)T触发器(a)
(2)RS触发器(b)
(3)JK触发器(c)
(4)D触发器(d)
3.化简逻辑函数,就是把逻辑代数式写成最小项和的形式。
()
4.对于TTL数字集成电路来说,在使用中应注意:
电源电压极性不得接反,其额定值为5V。
()
5.主从RS触发器能够克服空翻,但不能消除不定态。
()
6.二进制加法计数器从0计数到十进制24时,需要5个触发器构成,有7个无效状态。
()
7.在所示的反向器电路中,为了加深三极管的饱和深度,可以采用下列方法中的哪一种?
在可以采用的方法后面画√,在不可以采用的方法后面画×。
(1)三极管的β()
(2)减小RC()
(3)减小R2()(4)减小EQ()
(5)加大R3()
8.“同或”逻辑关系是,输入变量到值相同输出为1;取值不同,输出为零。
()
9.有8个触发器数目的二进制计数器,它具有256个计数状态。
()
10.单稳态触发器中,欲加大输出脉冲宽度,可增加输入脉冲宽度。
()
11.某一时刻编码器只能对一个输入信号进行编码。
()
12.要实现图中各TTL门电路输出端所示的逻辑关系,各电路的解法是否正确?
(a)()(b)()(c)()(d)()
13.常用逻辑门电路的真值表如下表所示,试判断它们分别属于哪种类型门电路.即F1、F2、F3、F4和F5分别属于何种常用逻辑门。
A
B
F1
F2
F3
F4
F5
0
0
0
1
0
0
1
0
1
1
1
0
1
0
1
0
1
1
0
1
0
1
1
0
0
1
1
0
F1;F2;F3;
F4;F5。
14.用二进制代码表示某一信息称为编码。
反之把二进制代码所表示的信息翻译出来称为译码。
()
15.数字钟计时是否准确主要取决于计数器的精度。
()
16.N进制计数器可以实现N分频;()
17.利用卡诺图化简逻辑表达式时,只要是相邻项即可画在包围圈中。
()
18.下图是用D触发器组成的寄存器电路。
当在ui端随CP脉冲依次输入1011时,经过四个CP脉冲后,串行输出端的状态是1011。
Q1Q2Q3Q4的初始状态是0000。
()
19.TTL与非门输出端不能并联使用;()
20.为了确保逻辑输出的确定性,JK触发器的J和K输入端不能同时为逻辑高电平1()。
21.译码器、计数器、全加器、寄存器都是组合逻辑电路。
()
22.判断图中所示各CMOS电路的逻辑表达式是否正确。
对者√错的打×。
23.
的对偶式是
()
24.连续异或85个“1”的结果是0。
()
25.全加器的输出不仅取决于输入,同时还取决于相邻低位的进位,因此说全加器属于时序逻辑电路。
()
26.当TTL门电路的输入端接地时,才称之为该输入端所接为逻辑低电平。
27.四位移位寄存器经过4个CP脉冲后,四位数码恰好全部移入寄存器,因此可以得到四位串行输出。
()
28.对于TTL数字集成电路来说,在使用中应注意:
不使用的输入端接1。
()
29.数据选择器能从多个输入信号中选择2个信号送到输出器。
()
30.两个不同最小项乘积恒为零。
()
31.如果在时钟脉冲CP=1的期间,由于干扰的原因使触发器的数据输入信号经常有变化,此时不能选用TTL主从型结构的触发器,而应选用边沿型和维持阻塞型的触发器。
()
32.对于低电平输入有效的基本RS触发器,其RS端的输入信号不得同时为低电平。
()
33.对于高电平输入有效的基本RS触发器,其RS端的输入信号不得同时为高电平。
()
34.判断下图所示各触发器中哪些触发器的状态
。
35.要实现图中各TTL电路输出端所示的逻辑关系,各电路的接法是否正确。
36.图中均为TTL电路,试问哪些电路能实现
的逻辑关系?
37.
的对偶式是
。
()
38.TTL与非门输入端可以接意值电阻。
()
39.对于TTL数字集成电路来说,在使用中应注意。
输入端可以串有电阻器,但其数值不应大于关门电阻。
()
四、计算题(本题分,共题)
1.利用卡诺图化简:
2.试分析下图时序电路的逻辑功能,写出驱动方程状态方程和输出方程。
3.分别写出如图所示的各触发器次态的逻辑函数表达式。
4.写出如图所示电路逻辑表达式,并将其化简后用最简单的组合电路实现此组合电路。
5.如图(a)所示逻辑电路,已知CP为连续脉冲,如图(b)所示,试画出Q1,Q2的波形。
6.用5G555设计一个多谐振荡器,要求输出脉冲的振荡频率为f0=20KHz占空比D=25%。
7.图(a)是555定时器构成的单稳态电路,已知ui和uc的波形见图(b)。
(1)对应画出uo的波形。
(2)估算脉宽tw的数值。
8.十进制计数器T4160构成的计数器电路如图所示,试分析该电路是几进制计数器,画出状态转换图。
T4160的功能表见下表。
9.用代数法将下列函数化简为最简与或表达式。
(1)
(2)
10.在图中所示的时序电路中,X为控制信号,Q1、Q2为输出信号,CP为一连续脉冲。
(1)画出其状态转换图。
(2)说明电路的功能。
11.设计一多数表决电路。
要求A、B、C三人中只要有半数以上同意,则决议就能通过。
但A还具有否决权,即只要A不同意,即使多数人意见也不能通过(要求用最少的与非门实现)。
12.用555定时器组成的多谐振荡器电路如下图所示,已知:
Vcc=15V,R1=R2=5K,C=0.01
。
计算振荡器振荡周期T。
13.设计一个组合电路,其输入是十进制数的8421编码,输出为3循环码,见真值表。
14.某产品有A、B、C、D四项质量指标。
规定:
A必须满足要求,其它三项中只要有任意两项满足要求,产品算合格,试列出真值表,通过卡诺图求出产品合格的最简与或表达式,并画出用与非门实现的逻辑图。
15.电路如图所示,已知:
CMOS与非门UOL=0V、UOH=5V、IOH=0.51mA、三极管β=40、UBE=0.7V、UCES=0.2V。
为实现F=AB的逻辑功能,求Rb的取值范围。
16.如图所示电路图中,试问在哪些输入情况输出Z=1
17.已知OC门IOL≤25mA、IOH≤100,用OC门驱动三极管电路。
已知三极管β=20、UBES=0.7V、UCES=0.3V。
求电路中Rb的到值。
18.
(1)证明等式:
(2)化简函数:
Y1=∑mn(0,1,3,5,8,9)+∑d(10,11,12,13,14,15)
19.试分析如图所示电路,写出驱动方程,状态方程,画出状态图,说明计数器类型。
20.触发器电路如图所示,试根据CP,A,B的波形,对应画出输出端Q的波形,设触发器的初试状态为0。
21.下图是555定时器构成的施密特触发器,已知电源电压VCC=12V,求:
(1)电路的UT+,UT-和△UT各为多少?
(2)如果输入电压波形如图,试画出输出uO的波形。
(3)若控制端接至+6V,则电路的UT+,UT-和△UT各为多少?
22.将下图所示电路化简成最简与或表达式。
23.试判断如图所示电路中硅三极管工作在什么状态?
并求集电极电位。
五、综合题
1.分析下图时序电路的逻辑功能,写出电路驱动方程状态方程,画出状态转换图。
2.分析图中所示的时序电路。
写出电路的驱动方程和状态方程;画出完整的状态转换图,画出时序图(至少有六个CP)。
假设触发器的初态均为0。
3.由理想二极管组成的幅度选择电路如图所示,试求电路的输出电压UO值,电流I值。
4.试用图中所示的或非门实现下列函数:
(1)
(2)
(3)
(4)
5.在各种功能的触发器中,若输入端用A,B(单端输入用A,双端输入A,B)表示,请根据表对应写出JK触发器,D触发器和T触发器的现状。
6.写出图中所示电路的最简与或表达式。
7.下图所示是一什么电路,其特点是什么?
8.化简图所示的电路,要求化简后的电路逻辑功能不变。
9.用卡诺图化简下列函数,并用与非门画出逻辑电路图。
F(A、B、C、D)=Σ(0、2、6、7、8、9、10、13、14、15)
10.画出如图所示各触发器在时钟脉冲作用下输出端的电压波形。
设所有触发器的初始状态皆为Q=0。
11.
(1)或非门能否作反相器使用?
若可以其输入端如何连接?
(2)写出下图CMOS门电路输出函数式:
12.画出如图时序电路的状态转换图和时序图。
13.已知逻辑函数
,试用真值表,卡诺图及逻辑图表示。
14.有一个“与非”门组成的基本S-R锁存器
(1)SR两端输入脉冲如图(a)所示波形时,画出Q
端输出波形;
(2)当输入脉冲如图(b)波形时重复上述练习。
15.根据要求完成下列各题。
利用二输入端与非门组成非门、与门、或门、或非门和异或门,要求列出表达式并画出最简逻辑图。
16.分析如图所示逻辑电路的逻辑功能,设各触发器的初始状态均为“0”,试列出它的表达式,画出Q0、Q1、Q2的工作波形图。
17.电路如图所示,写出状态方程,列状态转换表,画出状态转换图,并说明该电路的逻辑功能。
(1)写出电路的驱动方程和状态方程;
(2)画出状态转换图,判断能否启动;
(3)说明该电路的逻辑功能。