逻辑门电路.docx

逻辑门电路.docx

《逻辑门电路.docx》由会员分享，可在线阅读，更多相关《逻辑门电路.docx（16页珍藏版）》请在冰豆网上搜索。

逻辑门电路

逻辑门电路

所属分类：

提问添加摘要

逻辑门电路

逻辑门电路是数字电路中最基本的逻辑元件。

所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。

门电路的输入和输出之间存在一定的逻辑关系（因果关系），所以门电路又称为逻辑门电路。

基本逻辑关系为“与”、“或”、“非”三种。

逻辑门电路按其内部有源器件的不同可以分为三大类。

第一类为双极型晶体管逻辑门电路，包括TTL、ECL电路和I2L电路等几种类型；第二类为单极型MOS逻辑门电路，包括NMOS、PMOS、LDMOS、VDMOS、VVMOS、IGT等几种类型；第三类则是二者的组合BICMOS门电路。

常用的是CMOS逻辑门电路。

目录[隐藏]

∙1概述

∙2CMOS门电路

∙3双极型门电路

∙4BicMOS门电路

∙5应用举例

∙6参考文献

逻辑门电路-概述

逻辑门电路

几种逻辑门电路的特点1、TTL逻辑门电路工作速度高，驱动能力强，但功耗大，逻辑度低。

2、CMOS逻辑门电路功耗极低，成本低，电源电压范围宽，逻辑度高，抗干扰能力强，输入阻抗高，扇出能力强。

逻辑门电路按其集成度又可分为：

SSI（小规模集成电路，每片组件包含10～20个等效门）。

MAI（中规模集成电路，每个组件包含20～100个等效门）。

LAI（大规模集成电路，每组件内含100～1000个等效门）。

VLSI（超大规模集成电路，每片组件内含1000个以上等效门）。

常用的MOS门电路有NMOS，PMOS，CMOS，LDMOS，VDMOS等5种。

用N沟通增强型场效应管构成的逻辑电路称为NMOS电路；用P沟通场效应管构成的逻辑电路称为PMOS电路；CMOS电路则是NMOS和PMOS的互补型电路，用横向双扩散MOS管构成的逻辑电路称为LDMOS电路；用垂直双扩散MOS管构成二逻辑电路称为VDMOS电路。

门电路使用注意事项：

1、电源要求：

电源电压有两个电压：

额定电源电压和极限电源电压，额定电源电压指正常工作时电源电压的允许大小：

TTL电路为5V±5%（54系列5V±10%）；CMOS电路为3～15V（4000B系列3～18V）。

极限工作电源电压指超过该电源电压器件将永久损坏。

TTL电路为7V；4000系列CMOS电路为18V。

2、输入电压要求：

输入高电平电压应大于VIHmin而小于电源电压；输入低电平电压应大于0V而小于VILmax。

输入电压小于0V或大于电源电压将有可能损坏逻辑电路。

逻辑门电路

3、输出负载要求：

除OC门和三态门外普通门电路输出不能并接，否则可能烧坏器件；门电路的输出带同类门的个数不得超过扇出系数，否则可能造成状态不稳定；在速度高时带负载数尽可能少；门电路输出接普通负载时，其输出电流就小于IOLmax和IOHmax。

4、工作及运输环境问题：

温度、湿度、静电会影响器件的正常工作。

74系列TTL可工作在0～70℃而54系列为-40～125℃，这就是通常的军品工作温度和民品工作温度的区别；在工作时应注意静电对器件的影响，一般通过下面方法克服其影响：

在运输时采用防静电包装；使用时保证设备接地良好；测试器件是应先开机再加信号、关机时先断开信号后关电源。

逻辑门电路-CMOS门电路

逻辑门电路

MOS门电路：

由单极型MOS管构成的门电路称为Mos门电路。

MOS电路具有制造工艺简单、功耗低、集成度高、电源电压使用范围宽、抗干扰能力强等优点，特别适用于大规模集成电路。

MOS门电路按所用MOS管的不同可分为三种类型：

第一种是由PMOS管构成的PMOS门电路，其工作速度较低；第二种是由NMOS管构成的NMOS门电路，工作速度比PMOS电路要高，但比不上TTL电路；第三种是由PMOS管和NMOS管两种管子共同组成的互补型电路，称为CMOS电路，CMOS电路的优点突出，其静态功耗极低，抗干扰能力强，工作稳定可靠且开关速度也大大高于NMOS和PMOS电路，故得到了广泛应用。

MOS管主要参数：

1、开启电压VT

　　·开启电压（又称阈值电压）：

使得源极S和漏极D之间开始形成导电沟道所需的栅极电压；

　　·标准的N沟道MOS管，VT约为3～6V；

　　·通过工艺上的改进，可以使MOS管的VT值降到2～3V。

2、直流输入电阻RGS

　　·即在栅源极之间加的电压与栅极电流之比

　　·这一特性有时以流过栅极的栅流表示

　　·MOS管的RGS可以很容易地超过1010Ω。

3、漏源击穿电压BVDS

　　·在VGS=0（增强型）的条件下，在增加漏源电压过程中使ID开始剧增时的VDS称为漏源击穿电压BVDS

　　·ID剧增的原因有下列两个方面：

（1）漏极附近耗尽层的雪崩击穿，

（2）漏源极间的穿通击穿。

　　·有些MOS管中，其沟道长度较短，不断增加VDS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的ID

4、栅源击穿电压BVGS

　　·在增加栅源电压过程中，使栅极电流IG由零开始剧增时的VGS，称为栅源击穿电压BVGS。

5、低频跨导gm

　　·在VDS为某一固定数值的条件下，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导

　　·gm反映了栅源电压对漏极电流的控制能力

　　·是表征MOS管放大能力的一个重要参数

　　·一般在十分之几至几mA/V的范围内

6、导通电阻RON

　　·导通电阻RON说明了VDS对ID的影响，是漏极特性某一点切线的斜率的倒数

　　·在饱和区，ID几乎不随VDS改变，RON的数值很大，一般在几十千欧到几百千欧之间

　　·由于在数字电路中，MOS管导通时经常工作在VDS=0的状态下，所以这时的导通电阻RON可用原点的RON来近似

　　·对一般的MOS管而言，RON的数值在几百欧以内

7、极间电容

　　·三个电极之间都存在着极间电容：

栅源电容CGS、栅漏电容CGD和漏源电容CDS

　　·CGS和CGD约为1～3pF

　　·CDS约在0.1～1pF之间

8、低频噪声系数NF

　　·噪声是由管子内部载流子运动的不规则性所引起的

　　·由于它的存在，就使一个放大器即便在没有信号输人时，在输出端也出现不规则的电压或电流变化

　　·噪声性能的大小通常用噪声系数NF来表示，它的单位为分贝（dB）

　　·这个数值越小，代表管子所产生的噪声越小

　　·低频噪声系数是在低频范围内测出的噪声系数

　　·场效应管的噪声系数约为几个分贝，它比双极性三极管的要小

逻辑门电路CMOS反相器

CMOS反相器：

CMOS逻辑门电路是在TTL电路问世之后，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件。

CMOS电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力则远优于TTL。

此外，几乎所有的超大规模存储器件，以及PLD器件都采用CMOS艺制造，且费用较低。

早期生产的CMOS门电路为4000系列，随后发展为4000B系列。

当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。

MOSFET有P沟道和N沟道两种，每种中又有耗尽型和增强型两类。

由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。

CMOS反相器电路，由两只增强型MOSFET组成，其中一个为N沟道结构，另一个为P沟道结构。

为了电路能正常工作，要求电源电压VDD大于两个管子的开启电压的绝对值之和，即VDD＞（VTN＋|VTP|）。

逻辑门电路工作原理

1、工作原理：

首先考虑两种极限情况：

当vI处于逻辑0时，相应的电压近似为0V；而当vI处于逻辑1时，相应的电压近似为VDD。

假设在两种情况下N沟道管TN为工作管P沟道管TP为负载管。

但是，由于电路是互补对称的，这种假设可以是任意的，相反的情况亦将导致相同的结果。

左图分析了当vI=VDD时的工作情况。

在TN的输出特性iD—vDS（vGSN＝VDD）（注意vDSN=vO）上，叠加一条负载线，它是负载管TP在vSGP=0V时的输出特性iD－vSD。

由于vSGP＜VT（VTN=|VTP|=VT），负载曲线几乎是一条与横轴重合的水平线。

两条曲线的交点即工作点。

显然，这时的输出电压vOL≈0V（典型值＜10mV，而通过两管的电流接近于零。

这就是说，电路的功耗很小（微瓦量级）左图分析了另一种极限情况，此时对应于vI＝0V。

此时工作管TN在vGSN＝0的情况下运用，其输出特性iD－vDS几乎与横轴重合，负载曲线是负载管TP在vsGP＝VDD时的输出特性iD－vDS。

由图可知，工作点决定了VO＝VOH≈VDD；通过两器件的电流接近零值。

可见上述两种极限情况下的功耗都很低。

由此可知，基本CMOS反相器近似于一理想的逻辑单元，其输出电压接近于零或+VDD，而功耗几乎为零。

逻辑门电路传输特性

2、传输特性：

左图为CMOS反相器的传输特性图。

图中VDD=10V，VTN=|VTP|=VT=2V。

由于VDD＞（VTN＋|VTP|），因此，当VDD-|VTP|>vI>VTN时、TN和TP两管同时导通。

考虑到电路是互补对称的，一器件可将另一器件视为它的漏极负载。

还应注意到，器件在放大区（饱和区）呈现恒流特性，两器件之一可当作高阻值的负载。

因此，在过渡区域，传输特性变化比较急剧。

两管在VI=VDD/2处转换状态。

逻辑门电路工作速度

3、工作速度：

CMOS反相器在电容负载情况下，它的开通时间与关闭时间是相等的，这是因为电路具有互补对称的性质。

下图表示当vI=0V时，TN截止，TP导通，由VDD通过TP向负载电容CL充电的情况。

由于CMOS反相器中，两管的gm值均设计得较大，其导通电阻较小，充电回路的时间常数较小。

类似地，亦可分析电容CL的放电过程。

CMOS反相器的平均传输延迟时间约为10ns。

【CMOS门电路】1、与非门电路：

包括两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管。

每个输入端连到一个N沟道和一个P沟道MOS管的栅极。

当输入端A、B中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B全为高电平时，才会使两个串联的NMOS管都导通，使两个并联的PMOS管都截止，输出为低电平。

因此，这种电路具有与非的逻辑功能，即n个输入端的与非门必须有n个NMOS管串联和n个PMOS管并联。

逻辑门电路

2.或非门电路：

包括两个并联的N沟道增强型MOS管和两个串联的P沟道增强型MOS管。

当输入端A、B中只要有一个为高电平时，就会使与它相连的NMOS管导通，与它相连的PMOS管截止，输出为低电平；仅当A、B全为低电平时，两个并联NMOS管都截止，两个串联的PMOS管都导通，输出为高电平。

因此，这种电路具有或非的逻辑功能，其逻辑表达式为。

显然，n个输入端的或非门必须有n个NMOS管并联和n个PMOS管并联。

比较CMOS与非门和或非门可知，与非门的工作管是彼此串联的，其输出电压随管子个数的增加而增加；或非门则相反，工作管彼此并联，对输出电压不致有明显的影响。

因而或非门用得较多。

3、异或门电路：

它由一级或非门和一级与或非门组成。

或非门的输出。

而与或非门的输出L即为输入A、B的异或如在异或门的后面增加一级反相器就构成异或非门，由于具有的功能，因而称为同或门。

【CMOS传输门】MOSFET的输出特性在原点附近呈线性对称关系，因而它们常用作模拟开关。

模拟开关广泛地用于取样——保持电路、斩波电路、模数和数模转换电路等。

下面着重介绍CMOS传输门。

所谓传输门（TG）就是一种传输模拟信号的模拟开关。

CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成，如上图所示。

TP和TN是结构对称的器件，它们的漏极和源极是可互换的。

设它们的开启电压|VT|=2V且输入模拟信号的变化范围为-5V到+5V。

为使衬底与漏源极之间的PN结任何时刻都不致正偏，故TP的衬底接+5V电压，而TN的衬底接-5V电压。

两管的栅极由互补的信号电压（+5V和-5V）来控制，分别用Ｃ和表示。

传输门的工作情况如下：

当C端接低电压-5V时TN的栅压即为-5V，vI取-5V到+5V范围内的任意值时，TN均不导通。

同时、TP的栅压为+5V，TP亦不导通。

可见，当C端接低电压时，开关是断开的。

为使开关接通，可将C端接高电压+5V。

此时TN的栅压为+5V，vI在-5V到+3V的范围内，TN导通。

同时TP的棚压为-5V，vI在-3V到+5V的范围内TP将导通。

由上分析可知，当vI＜-3V时，仅有TN导通，而当vI＞+3V时，仅有TP导通当vI在-3V到+3V的范围内，TN和TP两管均导通。

进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。

换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。

由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。

这是CMOS传输出门的优点。

在正常工作时，模拟开关的导通电阻值约为数百欧，当它与输入阻抗为兆欧级的运放串接时，可以忽略不计。

CMOS传输门除了作为传输模拟信号的开关之外，也可作为各种逻辑电路的基本单元电路。

逻辑门电路-双极型门电路

逻辑门电路

TTL是transistor-transistorlogic的缩写，就是晶体管到晶体管逻辑电路的意思。

COMS是MOS管的，TTL就是晶体管的。

TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。

二极管构成的与门和或门。

由于实际的二极管并不是理想的，正向导通时存在压降（硅管均为0.7V），所以低电平信号经过一级与门后，其电平将升高0.7V；高电平信号每经过一级或门其电平将下降0.7V。

也就是说由二极管构成的与门和或门均不能用以构成实用的逻辑电路。

为克服二极管门电路的上述缺点，可采用具有反相放大特性的三极管来构成门电路，即TTL门电路。

LSTTL与非门电路：

该电路可以看作由二极管D1、D2构成的与门、三极管T2构成的非门及用三极管T3、T4取代R3′，T2的BE结取代RB的改进型与非门的组合。

1、LSTTL门电路的静态特性：

（1）LSTTL门电路的静态输入特性、

（2）LSTTL门电路的静态输出特性、LSTTL电路中的74LS125芯片有如图所示三态输出方式：

0、1和高电阻。

三态电路特别适合于总线结构系统和外围电路，也适用于数字控制设备，数字仪表中一般逻辑电路间的连接。

（3）LSTTL门电路的电压传输特性、（4）LSTTL门电路的抗干扰特性――噪声容限UNLSTTL门电路的输入低电平噪声容限VNL=0.3V，输入高电平噪声容限VNH=0.5V。

2、LSTTL门电路的动态特性：

（1）LSTTL门电路的平均传输延迟时间TP，由于二极管和三极管由导通到截止或者由截止到导通都需要时间，且受到电路中的寄生电容和负载电容等的影响，电路的输出波形总是滞后于输入波形。

（2）LSTTL门电路的动态尖峰电流，在电源电流脉冲的边沿（主要是下降沿）产生了尖峰，这就是动态尖峰电流。

3、LSTTL门电路的温度特性：

温度变化对LSTTL门电路电气性能的影响比对CMOS门电路影响大得多，主要是：

1、输入高电平通过图2.30中D1、D2的漏电流I1H随温度升高而增大。

OC门输出高电平或输出高电阻状态的漏电流IOZ会增大，电路的输出驱动能力将下降。

2、输出高电平VOHP随温度降低而降低。

其原因是VOH=VCC－2VBE，温度降低导致VBE增大，故VOH减小。

根据噪声容限的概念，VOH的减小则系统的抗干扰能力降低。

3、LSTTL门电路的阈值电压VT主要取决于VD和VBE1，于是VT随着温度的升高而下降。

因温度每升高1℃，则PN结压降低减小2mV，所以当温度从－55℃上升到+125℃时，VT将下降300mV以上。

逻辑门电路

普通的TTL门电路和其他类型的双极型集成门电路：

1、普通TTL门电路：

①将LSTTL门电路74LS00中的肖特基三极管换成普通三极管，将肖特基二极管换成普通二极管，将输入端的二极管与门换成多射极晶体管输与门，普通TTL与非门电路。

②三3输入与非门7410的工作状态表。

２、ECL门电路

（1）“发射极耦合逻辑”门电路，简称为ECL门电路，是一种非饱和型的高速逻辑电路。

（２）ECL或／或非门的电压传输特性。

（3）ECL电路与TTL电路相比较优点主要表现在：

①由于输出端采用射极输出结构，故输出电阻很低，带负载能很强。

例如国产CE10K系列门电路能驱动同类门电路数目达90个以上。

②工作速度最快。

③ECL电路可以直接将输出端并联以实现“线或”的逻辑功能，同时有、互补的输出端，使用非常方便。

④由于T1～T5管的ic几乎相等，故电路开关过程中电源电流几乎没有变化，电路内部的开关噪声很小。

缺点主要表现在：

①功耗大。

②抗干扰能力差，即噪声容限低，因为ECL电路的逻辑摆幅仅0.8V，直流噪声容限仅200mV左右。

③输出电平的稳定性较差。

3、I2L电路：

（1）集成注入逻辑”门电路，简称I2L电路，它具有结构简单，功耗低的优点，特别适合制成大规模集成电路。

（2）I2L电路的多集电极输出结构在构成复杂逻辑电路时十分方便。

（3）I2L门电路与TTL门电路的比较

I2L电路的优点主要表现在：

①I2L电路能在低电压、微电流下工作。

②I2L门电路结构简单。

③各逻辑单元之间不需要隔离。

I2L电路的缺点主要表现在：

①开关速度慢。

②抗干扰能力差。

逻辑门电路-BicMOS门电路

双极型CMOS或BiCMOS的特点在于，利用了双极型器件的速度快和MOSFET的功耗低两方面的优势，因而这种逻辑门电路受到用户的重视。

逻辑门电路

1、BiCMOS反相器：

右图表示基本的BiCMOS反相器电路，为了清楚起见，MOSFET用符号M表示BJT用T表示。

T1和T2构成推拉式输出级。

而Mp、MN、M1、M2所组成的输入级与基本的CMOS反相器很相似。

输入信号vI同时作用于MP和MN的栅极。

当vI为高电压时MN导通而MP截止；而当vI为低电压时，情况则相反，Mp导通，MN截止。

当输出端接有同类BiCMOS门电路时，输出级能提供足够大的电流为电容性负载充电。

同理，已充电的电容负载也能迅速地通过T2放电。

上述电路中T1和T2的基区存储电荷亦可通过M1和M2释放，以加快电路的开关速度。

当vI为高电压时M1导通，T1基区的存储电荷迅速消散。

这种作用与TTL门电路的输入级中T1类似。

同理，当vI为低电压时，电源电压VDD通过MP以激励M2使M2导通，显然T2基区的存储电荷通过M2而消散。

可见，门电路的开关速度可得到改善。

逻辑门电路

2、BiCMOS门电路：

根据前述的CMOS门电路的结构和工作原理，同样可以用BiCMOS技术实现或非门和与非门。

如果要实现或非逻辑关系，输入信号用来驱动并联的N沟道MOSFET，而P沟道MOSFET则彼此串联。

正如下图所示的2输入端或非门。

当A和B均为低电平时，则两个MOSFETMPA和MPB均导通，T1导通而MNA和MNB均截止，输出L为高电平。

与此同时，M1通过MPA和MpB被VDD所激励，从而为T2的基区存储电荷提供一条释放通路。

另一方面，当两输入端A和B中之一为高电平时，则MpA和MpB的通路被断开，并且MNA或MNB导通，将使输出端为低电平。

同时，M1A或M1B为T1的基极存储电荷提供一条释放道路。

因此，只要有一个输入端接高电平，输出即为低电平。

逻辑门电路-应用举例

在使用CMOS电路时必须采用以下安全措施：

1、存放CMOS集成电路时要屏蔽，一般放在金属容器中，或用导电材料将引脚短路，不要放在易产生静电高压的化工材料或化纤织物中。

2、焊接CMOS电路时，一般用20W内热式电烙铁，而且烙铁要有良好的接地线；也可以用电烙铁断电后的余热快速焊接；禁止在电路通电情况下焊接。

3、为了防止输入端保护二极管反向击穿，输入电压必须处在VDD和Vss之间，即Vdd≥VI≥Vss。

4、测试CMOS电路时，如果信号电源和电路供电采用2组电源，则在开机时应先接通电路供电电源，后开信号电源。

关机时，应先关信号电源，后关电路供电电源，即在CMOS电路本身没有接通供电电源的情况下，不允许输入端的信号输入。

5、多余输入端绝对不能悬空，否则容易接受外界干扰，破坏了正常的逻辑关系，甚至损坏。

对于与门、与非门的多余输入端应接Vdd或高电平或与使用的输入端并联。

对于或门、或非门多余的输入端应接地或低电平或与使用的输入端并联。

6、必须在其他元器件在印制电路板上安装就绪后，再装CMOS电路，避免CMOS电路输入端悬空。

CMOS电路从印制电路板上拔出时，务必先切断印制板上的电源。

7、输入端连线较长时，由于分布电容和分布电感的影响，容易构成LC振荡或损坏保护二极管，必须在输入端串联1个10～20ΚΩ的电阻R。

8、防止CMOS电路输入端噪声干扰的方法是：

在前一级和CMOS电路之间接入施密特触发器整形电路，或加入滤波电容滤掉噪声。

使用TTL电路应注意的问题如下：

1、TTL电路的电源均采用＋5V，使用时，不能将电源与地颠倒接错，也不能接高于5.5V的电源。

否则会损坏器件。

2、电路的输入端不能直接与高于＋5.5V或低于－0.5V的低内阻电源连接，因为低内阻电源供给较大电流而烧坏器件。

3、输出端不允许与电源或地短接，必须通过电阻与电源连接，以提高输出电平。

4、插入或拔出集成电路时，务必切断电源，否则会因电源冲击而造成永久损坏。

5、多余输入端不允许悬空。

接地电阻的阻值要求R≤＝500。

逻辑门电路

TTL、CMOS接口电路所谓“接口电路”，就是用于不同类型逻辑门电路之间或逻辑门电路与外部电路之间，使二者有效连接，正常工作的中间电路。

常用数字集成电路技术参数比较如下表：

1、CMOS电路驱动TTL电路：

用CMOS电路去驱动TTL电路时，需要解决的问题是CMOS电路不能提供足够大的驱动电流。

CMOS电路允许的最大灌电流一般只有0.4mA左右，而TTL电路的输入短路电流Iis约为1.4mA。

逻辑门电路

2、TTL电路驱动CMOS电路：

CMOS电路的电源电压范围宽（3V～18V），往往高于TTL电路的＋5V电源，因此，用TTL电路去驱动CMOS电路时，必须将TTL的输出高电平值升高。

通过接口电路可达此目的。

如右图所示。

3、TTL和CMOS门电路驱动其他负载：

在许多场合，往往需要用TTL或CMOS电路去驱动指示灯、LED（发光二极管）或其他显示器、光电耦合器、继电器、可控硅等不同的负载。

逻辑门电路抢答器

利用CC4011“与非门”设计制作“抢答器”：

抢答器有多个输入端和一个复位端，当某一抢答输入端有抢答信号，则显示这一路的抢答成功。

抢答成功后，使后面的抢答信号不能进入抢答器，一直到复位控制信号有效，才能解除封锁，进行下一次抢答，如右图所示。

输入控制电路由U3A～U3D四个与非门组成。

利用“与非”门设计制作灯头“声光控节能开关”：

声光控节能开关白天或光线较强的场合即使有较大的声响，也能控制灯泡不亮，晚上或光线较暗时，遇到声响（比如脚步声、说话声等）后，灯自动点亮，经过设定的时间后自动熄灭。

适用于楼梯，走廊等只需短时间照明的地方。

逻辑门电路-参考文献