CAD论文.docx

1、CAD论文电子线路CAD课程设计院 系： 信息工程学院 专 业： 通信工程 班 级： 通信0942 姓 名： 谢朝娟 学 号： 14号 指导教师： 罗薇 王冬梅 2011年 12 月 21 日第一章 绪论1.1 设计目的1 了解并掌握用protel软件绘制简单电路图；2 掌握用protel软件设计库元件；3 掌握简单电子元件电路或产品的设计能力；4 了解电子产品设计与制作的一般过程；5 掌握一般电子线路PCB图的设计及电子线路装配的基本方法。1.2 设计内容1. 熟练掌握使用PROTEL DXP软件进行电子线路原理图、PCB（印制电路板，简称印制板）图的设计。2. 绘制内容包括“89C51单片

2、机存储系统原理图”；“超声波发射接收电路原理图”、“高速A/D、D/A转换电路原理图”等。3. 理解各电路图工作原理并将以上原理图按具体要求制作成PCB板图。1.3 设计要求1通过CAD课程设计，学生能掌握电子产品自动化设计与制作的一般过程。2能阅读电路原理图、PCB图，能借助手册查阅与电子元器件及材料的有关数据。3能正确选择使用元器件和材料，能借助微机熟练进行电路原理图、PCB图设计，并通过手工制作简单的PCB板，装接电子电路并使用电子仪器进行测试。4能在教师指导下解决电子电路制作过程中出现的一般问题，能对所制作电路的指标和性能进行测试并提出改进意见。第二章 设计内容2.1原理图及简介图3-

3、1工作原理图2.1.1 ISP 并行下载线原理图标准并行口有 25 个引脚，其中数据端口引脚为 29，状态端口引脚为 15、1013，控制端口引脚 1、14、16、17 用于连接器件，其他引脚 1825 是接地引脚 GND。25 针并行口如图3-1 所示。图2-2 并行口引脚图并行口工作在 SPP 模式下，PC 机是通过对 3 个 8 位端口寄存器的读或写来实现对它 PC们的控制。端口寄存器分别是：（1）数据端口地址 0x378为 D7D0，对应引脚 P9P2；（2）状态端口地址 0x379为 S7S3，对应引脚 P11、P10、P12、P13、P15；（3）控制端口地址 0x37A为 C3C

4、0，对应引脚 P17、P16、P14、P1。注意：S7、CO、C1、C3 信号的逻辑状态在连接器处是与相应寄存器位相反的。对这些位进行写操作时，写入的值应该与连接器处设置的值相反；同样，进行读操作时，读取的值也与连接器处设置的值相反。2.2 74HC244N 74HC244 是八路缓冲器，用来做单片机和计算机的缓冲隔离，LPT 连到计算机的并口，LPT 的 4，5 脚用来控制两组缓冲器的输出，LPT 的 7 脚输出编程指令和数据到计算机 MOSI 端。LPT 的 6 脚输出串行编程时钟信号到单片机的 SCK 端，LPT 的 9 脚输出复位信号到 RST 端，LPT 的 8 脚输出状态信号到 L

5、ED，由单片机读出的信息经 MISO 端，到 LPT 的 10 脚，74HC244 的电源，由目标板的上电源，经稳压二极管后得到。74HC244 芯片的引脚如图3-2图 3-3 74HC244 芯片的引脚示意图74HC244 芯片内部共有两个四位三态缓冲器，使用时可分别以 1C 和 2G 作为它们的选通工作信号。当 1/OE 和 2/OE 都为低电平时，输出端 Y 和输入端 A 状态相同；当 1/OE 和2/OE 都为高电平时，输出呈高阻态。2.3 AT89S51简介 AT89S51 是一个低功耗、高性能 CMOS 8 位单片机，片内含 4 KB ISPIn-SystemProgramming

6、的可反复擦写 1 000 次的 Flash 只读程序存储器。该器件采用 Atmel 公司的高密度、非易失性存储技术制造，兼容标准 MCS-51 指令系统及 80C51 引脚结构，芯片内集成了通用 8 位中央处理器和 ISP Flash 存储单元。功能强大的AT89S51 可为许多嵌入式控制应用系统提供高性价比的解决方案。2.3.1主要特性(1) 8031 CPU 与 MCS-51 兼容(2) 4K 字节可编程 FLASH 存储器寿命：1000 写/擦循环(3) 全静态工作：0Hz-33MHz(4) 三级程序存储器保密锁定(5)1288 位内部 RAM(6)32 条可编程 I/O 线(7)两个

7、16 位定时器/计数器(8 )6 个中断源(9 )可编程串行通道(10 )低功耗的闲置和掉电模式(11 )片内振荡器和时钟电路2.3.2管脚说明管脚图如 2-3：图 2-3 AT89S51 管脚图VCC：供电电压。 GND：接地。 P0 口：P0 口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8TTL 门电流。当 P1 口的管脚第一次写 1 时，被定义为高阻输入。P0 能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在 FIASH 编程时，P0 口作为原码输入口，当 FIASH 进行校验时，P0 输出原码，此时 P0 外部必须被拉高。 P1 P1 P1 口： 口是一个内部

8、提供上拉电阻的 8 位双向 I/O 口， 口缓冲器能接收输出 4TTL门电流。P1 口管脚写入 1 后，被内部上拉为高，可用作输入，P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在 FLASH 编程和校验时，P1 口作为第八位地址接收。P2 口：P2 口为一个内部上拉电阻的 8 位双向 I/O 口，P2 口缓冲器可接收，输出 4 个TTL 门电流，当 P2 口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2 口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时，P2 口输出地址

9、的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2 P2口输出其特殊功能寄存器的内容。 口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 P3 口：P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4 个 TTL 门电流。当 P3 口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3 口将输出电流（ILL）这是由于上拉的缘故。 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断 0） P3.3 /INT1（外部中断 1） P3.4 T0（记时器

10、 0 外部输入） P3.5 T1（记时器 1 外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通） P3 口同时为闪烁编程和编程校验接收一些控制信号。RST：复位输入。当振荡器复位器件时，要保持 RST 脚两个机器周期的高电平时间。ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在 FLASH 编程期间，此引脚用于输入编程脉冲。在平时，ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个 ALE 脉冲。

11、如想禁止 ALE 的输出可在 SFR8EH 地址上置 0。此时， ALE 只有在执行 MOVX，MOVC 指令是 ALE 才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态 ALE 禁止，置位无效。 /PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN 有效。但在访问外部数据存储器时，这两次有效的/PSEN 信号将不出现。 /EA/VPP：当/EA 保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式 1 时，/EA 将内部锁定为 RESET；当/EA 端保持高电平时， 在 此间内部程序存储器

12、。 FLASH 编程期间，此引脚也用于施加 12V 编程电源（VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。此外，AT89S51 设计和配置了振荡频率可为 0Hz 并可通过软件设置省电模式。空闲模式下，CPU 暂停工作，而 RAM 定时计数器，串行口，外中断系统可继续工作，掉电模式冻结振荡器而保存 RAM 的数据，停止芯片其它功能直至外中断激活或硬件复位。同时该芯片还具有 PDIP、TQFP 和 PLCC 等三种封装形式，以适应不同产品的需求。 2.4 电路原理图设计电路原理图的设计主要是 PROTELDXP 的原理图设计系统（Adv

13、anced Schematic）来绘制一张电路原理图。PCB版图：调试前的直观检查连线是否正确，检查电源输出值是否符合实验标准；检查元器件的安装情况：元器件的管脚之间有没有短路，连接处有没有接触不良，集成电路 74HC244、AT89S52 的管脚是否接对及集成块的缺口是否与底座对位，ISP 接口是否接牢固了。2.4.1 ISP 下载线的检测1）从 ATMEL 等下载安装 AT89ISP 软件；2）不加任何电路，运行软件，选择器件；告诉电缆错误或没加电源；3）用数字存储示波器观察电缆输出波形，运行选择器件时，1脚输出一连串等间距（高4us 低6us）脉冲，很明显是时钟信号 SCK；4）2脚输出

14、一些脉冲，根据10us 的时钟信号和编程使能命令数据，很容易判断出这是数据输出信号 MOSI；5）运行初始化适配器时17脚输出12us 的低脉冲，经分析可能是复位信号。6）下面重要的就是判断 MISO 了，它没有任何参考，只能试了，反正并口就这么几个输入。其他脚根据以上判断都连接好，18以后接地，MISO 接到10脚，是好的话，就可以了。第四章 总结终于完成了这次课程设计，本次课程设计是 ISP 并行接口下载线的设计，这次的课程设计让我明白了做事细心改图不马虎才能出 PCB 板等很多的小问题。我了解单片机最小系统的工作原理，而且还我的锻炼了设计实践能力，培养了自己独立设计能力。包括安 装上的和

15、处理上的，大家在一起研究，有时会因为一些问题而争的面红耳赤，但 当问题解决的时候大家还会慧心的一笑在这期间我们学会了团结互助， 学会了团 队的力量，也历练了自己，在以后的工作学习上提高了自己自身的修养与素质。并且在实践过程中可以和同学之间互相配合，共同讨论，在完成学习目的的同时，也加深了团队合作意识，增进了彼此的友谊！提高了对综合知识整理和提纯的能力，把所学的知识进一步的了解和记忆， 为以后的工作和学习打下基础。 参考文献1 华成英 模拟电子技术. 北京：高等教育出版社 20062 黄智伟 电子工艺技术. 北京：电子工艺出版社3 曾斌 电路原理图与电路板设计教程 Protel DXP.上海科学普及出版社 4 欧大生 电路设计与制Protel DXP实用教程.西安电子科技大学出版社附录