数电期末复习.docx

1、数电期末复习北邮数电复习总结概述引：此复习纲要结合2017年孙文生老师的课件进行大致的整理，也有自己关于期末考试的一些看法，有用没用，各位看官掂量着学吧来源：XXXXNB2017年5月25日第九章：并行比较型 ADC优点：转换速度快；缺点：电路复杂，且随着分辨率提高 复杂度几何提高；双积分型ADC优点：抗干扰能力强 ； 缺点：工作速度低逐次渐进型：电路简单 速度适中 不温不和衡量 ADC性能的两个主要指标是 转换精度 和 转换速度按照工作原理的不同，可分为直接转换型ADC 和 间接转换型ADC 取样、保持、量化、编码（记住！记住！记注！重要的事情说三遍！）考权电阻网路 大致分为三种题型 T型

2、倒T型 常规型 ，其中 倒T型应用最广考的可能性也是最大的 ，常规型比较简单。对于此三类电路一定要有基本的认知！第七章：输入-地址位-存储单元； 输出-位宽；基本的判别形式，既可对应选择题，也可对应大题ROM RAM 与阵列固定 或阵列可编程ROM： 一次编程：PROM可改写编程： EPROM / UVEPROMEEPROM Flash Memory FRAM 记注相关的缩写以及蕴含的含义用存储器实现组合逻辑 ，时序逻辑可能是考试大题 重点：列出状态表 图的绘制次要 概念型eg：其余典型的三种 可编程逻辑器件：PLA PAL GAL第六章：中规模 时序逻辑电路 的功能展开无非是围绕这两点大幅展

3、开，此为重点！对于计数器件的功能表 一定要看清同步异步相关，以及是否为十进制还是十六进制的问题，这直接决定设计电路的成败与否。对于添加RS触发器 类型题，比较复杂，最好将此种形式记清楚，以防临场没思路中规模计数器的级联：关于同步级联中的较为复杂的特殊题型：移位寄存器：JK输入的移位寄存器74LS195 可留意Q3 及Q3非的接法技巧，这是用寄存器构成计数器常用手段！较难题型，自己把握用移存器实现序列信号发生器 与D触发器类似留意输出端反馈回输入端接法，设计很套路，结合功能表做题！第五章：同步时序电路分析： 激励方程 状态方程 输出方程 做转移表 状态转移图 细心做，如要求判定逻辑功能 也可自己

4、分析一下状态图/状态表自启动也是很关键的一环移存器 的设计 D触发器 主要集中在输入端D0的分析上，大多为套路环形计数器 扭环计数器相关特性 记忆异步时序电路 ，用老师的方法分析 主要时钟方程得列的准确 常用时序电路设计： JK触发器设计同步计数器的时序电路是常规题型 同时也是常考题型，套路题，要把握住！也记住 不同的圈法可以解决自启动问题。移存型序列信号发生器 求D0，判断自启动 也是常规题型 必须掌握！M序列是一种伪随机序列，又称为最长线性序列。一般时序电路设计：画出状态转移图及状态表，核心：状态图的绘制，有些典型题型比较好处理，但要学会举一反三这些步骤是严谨的，同时一个大题这么考的话是严

5、谨且复杂的！简化状态表也是解决时序电路设计的重要一环，当然对于时序电路设计最最重要的一环是 状态转移图的绘制！状态编码 行相邻 列相邻 都是重要的 一定要清楚行相邻 列相邻的判别，但重要度较之前面次重异步计数器的设计：难度不一定是最大的，但复杂度相当大，判断时钟信号-列状态转移表-做卡诺图化简-判断自启动（此过程相当繁琐。）第四章：基本RS触发器，记住对于或非门 以及 与非门构成的RS触发器 中的R、S对应的位置及状态，特征方程 约束条件等。RS状态图其实不太好画要思路清晰！各种钟控触发器的使用原理，以及相互之间的转换 ，波形图的绘制。钟控D触发器、钟控T触发器、钟控JK触发器 的特征方程 以

6、及相互之间的转换 要明晰！主从触发器的设计引入：最好理解相关原理，最重要的便是 下降沿 触发 且一次翻转问题翻转规律可记忆，同时添加异步置位端后 时考波形图的绘制的常考题型！边沿触发 ：此为之后的基本使用器件个人感觉触发器的元器件的工作原理不是重点 重点是会用 ，会画波形，为之后的学习做铺垫。CMOS触发器的特点比较特殊 稍记忆下触发器时间参数（虽说次重 但感觉考试被考中的几率还蛮大的）建立时间 保持时间 大致理解， 需要提及的是，可能会以波形图的形式考核，主要需要记住： 建立时间是指输入信号 较之时钟有效边沿提前到来，保持时间是输入信号较之时钟有效边沿之后保持不变的时间，判断时 以此二者为标

7、准就OK了第三章：组合逻辑电路在期末考试前看会感觉比较轻松，所以总结上会较简略给出逻辑图判断实现的功能 ，这种题型 应该期末不会考，毕竟可以考时序电路的分析。最简与或式-两级与非门电路（两次取反）最简或与式-两级或非门（两次取反）阻塞逻辑（往年都考 今年不考 嗨呀！）多输出函数设计 ，比谁圈圈 少，这种题其实不好做，但考察的可能性不大把这张图转换搞明白了，第一章 第三章就理解了一半了全加器 全减器的特征方程 或者推导过程 应理解，最好记忆，是一个重要基础全减器：全加器：组合逻辑电路的冒险：逻辑冒险 功能冒险 理清了就是送分题与或式电路: 只存在偏1型逻辑冒险或与式电路: 只存在偏0型逻辑冒险.

8、卡诺图加冗余圈可消除 逻辑冒险 但是功能冒险 需要 滤波电容/选通脉冲与门及与非门加正取样脉冲或门及或非门加负取样脉冲（想记忆便记，也可自己推）中规模组合电路器件：数码比价器 编码器 优先编码器 要理解其中的电路拓展 利用一些端口38译码器 是平时理解最多的也是很大的考点！数据选择器 ： 八选一 双四选一 是重要的器件 也是拓展常用的组合器件 很重要！数据分配器 在某些情况 蛮像38译码器的使用方法的重要用途 虽然我们看来挺LOW但很实际奇偶校验电路：全加器转换为全减器：第二章：最难的一章 各种参数计算绕来绕去TTL电路功能判别：TTL门的输出端不允许直接相连，除非能保证这几个门的输出完全一致

9、。OC门的线连接逻辑-线与 OC门负载电阻的选取：常规题型，原因 功能都把握清楚与非门输入高电平时，I入=m IIH总输入电流等于单端电流之和；输入低电平时， I入=IIL总输入电流等于单端电流；三态门：填空选择可能会考，主要细心把握住高阻态即可常规题型考法：ECL逻辑门 CMOS逻辑门：CMOS门输入端不允许悬空通过电阻接地时，对阻值无要求，都恒为 低电平第一章：进制转换逻辑代数的一些规律有利于快速运算的卡诺图 化简：后面几乎所有章节的基础，一定要清楚怎么做！任意项 约束项 一定要自己有个敏感的捕捉，否则极易出错！结语：相信看这个的一定是迎接最重要的事情了考试啦！所以好好复习，希望这个整理的文档对您有帮助