8086CPU总线读周期中的工作时序.docx

1、8086CPU总线读周期中的工作时序8086CPU总线读周期中的工作时序篇一：8086cpu的基本总线周期中各个t状态的作用是什么1处理器总线时序与系统总线。80868088CPU外部引脚信号；80868085.18086/8088CPU有40条引脚，请按功能对它们进行分类？【答】按功能可分为:地址总线:AD0AD15,A16A19,ALE,BHE;数据总线:AD0AD15,DEN,DT/R;控制总线:M/IO,WR,RD,HOLD,HLDA,INTR,INTA,READY,RESET.5.28086/8088有两种工作方式，它们是通过什么方法来实现？在最大方式下其控制信号怎样产生？【答】MN

2、/M某引脚接至电源(+5V),则8086CPU处在最小组态（模式）;MN/M某引脚接地,则8086CPU处在最大组态（模式）。在最大模式下，需要用外加电路来对CPU发出的控制信号进行变换和组合，以得到对存储器和I/O端口的读/写信号和对锁存器8282及对总线收发器8286的控制信号。5.380868088CPU的地址总线有多少位？其寻址范围是多少？【答】8086/8088CPU的地址总线均为20位,.8086/8088CPU的寻址范围为1MB;5.4在80868088CPU工作在最小模式时，（l）当CPU访问存储器时，要利用哪些信号？（2）当CPU访问外设接口时，要利用哪些信号？（3）当HOL

3、D有效并得到响应时，CPU的哪些信号置高阻？【答】（1）当CPU访问存储器时,要利用ALE(地址锁存允许信号输出)，(数据允许信号)，(数据收发信号)，(存储器/输入输出控制信号输出)，（读信号输出），(写信号输出)，(高8位数据总线充许)，NMI(非屏蔽中断输入引腿)。（2）当CPU访问外设接口时,要利用当CPU访问存储器时,ALE(地址锁存允许信号输出)，(数据允许信号)(数据收发信号)，(存储器/输入输出控制信号输出)，（读信号输出），写信号输出，高8位数据总线充许，(中断响应信号输出)。（3）当HOLD有效并得到响应时,CPU使地址/数据总线和控制状态线置高阻。5.5若8086工作于最

4、小方式，试指出当CPU完成将AH中的内容送到物理地址为9100H的存储单元操作时，以下哪些引脚信号应为低电平：（总线周期的第一部分时间）、。【答】,这两个信号为低电平.5.6分析8086/8088CPU最大方式下的读操作时序。【答】对于存储器读周期,在T1开始,8086发出20位地址信息和S0S2状态信息.在T2期间,8086将AD15AD0切换为数据总线,8288发出有效的读存储器命令MRDC.在T3状态开始时,8086采样READY,当READY有效时进入T4状态,8086读取在数据线上的数据,到此,存储器读操作结束(I/O读周期与存储器读周期基本相同,只是I/O接口的速度较慢,通常会在T

5、3后插入TW等待状态).5.78086/8088I/O的读/写周期时序与M读/写周期的主要差异是什么？【答】在8086存储器周期中，控制信号M/IO始终为高电平；而在I/O周期中，M/IO始终为低电平。5.88086CPU工作在最小模式（单CPU）和最大模式（多CPU）主要特点是什么？有何区别？【答】最小模式:MN/M某+5V,构成小规模的应用系统,只有8086一个微处理器,所有的总线控制信号均为8086产生,系统中的总线控制逻辑电路,减少到最小;不需总线控制器8288；适用于单一处理机系统。最大模式:MN/M某接地,用于大型(中型)8086/8088系统中,系统总是包含有两个或多个微处理器,

6、其中一个主处理器就是8086或8088.其它的处理器称协处理器,协助主处理器工作,需要总线控制器来变换和组合控制信号，需总线控制器8288;适用于多处理机系统。5.9总线周期的是什么8086/8088的基本总线周期由几个时钟组成如果一个CPU的时钟频率为24MHz,那么,它的一个时钟周期为多少一个基本总线周期为多少如主频为15MHz呢【答】总线周期:是计算机执行一条访问内存或端口的机器指令的时间；8086/8088的基本总线周期由4个时钟周期T组成。如果CPU的时钟频率为24MHz，那么它的一个时钟周期为41.5n，一个基本总线周期为166n；如果CPU的时钟频率为15MHz，那么它的一个时钟

7、周期为66.67n，一个基本总线周期为266.67n。篇二：第三章_2_8086-8088_cpu_引脚功能_总线结构和时序引脚功能、总线结构和时序8086/8088CPU3.1.38086/8088控制引脚BHE/S7与特殊的存储器结构方式图3.18086存储器结构该复用引脚S71没有明确定义，但BHE0表明D8D15高8位数据线有效。该信号和地址线A0合起来决定了当前数据在数据总线上以何种格式出现。该引脚与8086特殊的存储器结构密切相关。8086的1MB存储器由两个存储体组合而成。如图3.1所示。图中偶数与奇数存储总体各占512KB，其选通信号分别为BHE和A0,偶地址存储体数据线只和低

8、8位数据总线相连，奇地址存储体数据线只和高8为数据总线相连。这种存储器结构决定了：若A0=0，这属于正常BHE0，则可在一个总线周期内读/写一个“对准字”操作；若BHE=1，A0=0，则只能从存储器中读/写一个字节的数据，且只能通过一D0D7进行传递；反之，若BHE0，A0=1，则也可读/写一个字节，但该字节的数据是由奇地址存储体中取出的，故它必须通过高位数据线D8D15传递。如果一个字在存储体中是“非对准”存放，则必须先用一个总线周期存取高8位（奇地址），然后再用一个总线周期读/写低8位（偶地址），使存取速度减慢造成时间浪费。这主要是因为BHE及A0的有效时间与操作指令有关。这就再次提醒我们

9、，在存储器中存储信息时，一定要按8086存储器结构的特殊要求存放。在8088中，由于数据总线总是8位的，每个总线周期只能完成一个字节的操作，不存在上述问题，且CPU也没有BHE这个引脚。3.1.4复位信号RESET的作用RESET是外部引入CPU的信号，高电平有效，脉冲宽度不低于4个时钟周期。若是上电复位，脉冲宽度就应大于50。只要复位信号维持高电平，CPU就一直处于复位状态。复位信号产生如下影响：(1)在复位状态,CPU内部寄存器被置为初值，分别是：标志寄存器，指令寄存器(IP)，段寄存器DS,ES,SS,指令队列寄存器均被清除为0，而仅将代码段寄存器CS置为FFFFH。因此，复位后CS和I

10、P形成的新地址为FFFFH某16+0000H=FFFF0H,CPU会从FFFF0H单元读取指令，执行操作。通常是在该单元中放一条跳转指令，使之转向相应的程序段。这一点务请注意。(2)对CPU输出信号的影响：在复位信号变为高电平后，延迟一个时钟周期，使所有的三态输出线被置成高阻状态。三态线包括AD15AD0，A19/S6A16/S3，BHE/S7，M/IO，DT/R，DEN，另外几条信号线的状态是：ALE，HLDA，QS0，QS1WRRDINTA；为逻辑“0”，RQ/GT0，RQ/GT1为逻辑“1”。还需提及的是，上述三态输出线在变为浮空状态前，有半个时钟周期的不作用状态。(3)对中断状态的影响

11、：由于在复位期间状态标志被清零，故从引入INTR的可屏蔽中断，CPU不予响应。必须通过指令来设置中断允许状态。另外，在复位信号有效期间（高电平），对非屏蔽中断RQ/GT引脚上产生的保持请求信号同样不予响应，仅在CPU内部复位后，取第一条指令前，可以接受最小方式时的保持请求或最大方式时RQ/GT的请求脉冲。3.1.58086/8088的最小方式和最大方式在8086/8088中有一个复用引脚MN/M某，它的状态决定了8086/8088的工作方式，即决定了CPU8个引脚2431的引脚。1.最小方式当MN/M某5V时，说明微机系统中仅有一个CPU，系统中所有的总线控制信号均由8086/8088直接产生

12、。只需用3个8位的地址锁存器8282（或74LS373）将20位地址线及BHE信号进行锁存，输出单向地址线；而把A0A15数据线经8286（或74LS245）进行双向总线驱动；其他控制总线直接控制，就可组成单CPU的微机系统。此时，系统时钟电路由8284产生。在最小方式下，可以通过控制信号，窃取总线周期实现外部设备与存储器间的直接数据传递（DMA）。但因DMA控制器不能执行指令而使系统的能力受到限制，这就引出了8086的最大方式。2.最大方式最大方式是在MN/M某0才能产生的。在最大方式下，允许一个或多个协处理器协助主机处理工作（可选用8086/8088、数字数据处理器8087或I/O处理器8

13、089）。在最大方式下，除了要解决对存储器和I/O设备的控制、中断管理，进行DMA传递时总线控制权外，还必须要解决多处理器对系统总线的争用问题各处理器之间的通信问题。因此在最大方式下，除具有最小方式中地址锁存器和数据总线驱动器外，还用一个专用芯片Intel8288总线控制器对8086/8088CPU输出的S0,S1,S组合产生存储器、I/O读写命令和总线控制信号，用于控制数据传递。因此可以把最大方式理解为一个多处理系统。3.1.6总线周期及时钟周期8086/8088的时钟频率为5MHz,因此时钟周期为200n(频率的倒数)。总线周期是指CPU通过外部总线对存储器或I/O接口进行一次访问（存/取

14、）所需时间。一个总线周期至少有4个时钟周期T1T4，在总线周期执行总线操作、地址/数据复用信号都应按所规定的功能在不同的时钟周期内进入应有的状态，保证CPU与存储器或I/O接之间的信息传递顺利完成。需特别提及的是：CPU的时钟周期一直存在，但总线周期却并非一直存在。只有当BIU需要补充指令队列流的空缺时，或当EU执行指令过程中需经外部总线与存储器或I/O接口之间传输信息时，CPU才执行总线周期。CPU在不执行总线周期时，总线接口部件BIU就不和总线打交道，此时两个总线周期之间就会出现没有BIU活动的时钟周期，被称为总线空闲周期T1。在总线空闲周期中，状态信息S0S3和前一个总线周期（可为AD1

15、5在空读，亦可为写）一样，若前一个周期为读周期，则AD0闲周期处于高阻状态；如果前一个周期为写周期，地址/数据复用线上仍会在空闲状态种继续驱动一个总线周期的数据D0D15。在总线空闲周期中，虽然不进行总线操作，但在CPU内部，EU仍然进行着有效的操作，如果某种运算或在寄存器间进行数据传输等等。实际上总线空闲周期是总线接口部件BIU对执行部件的等待。由于在最小模式下进行所有的控制信号均由CPU产生，而最大模式时控制信号则由总线控制器8288产生，因此在最大模式时的总线操作在逻辑上和最小模式是一致的，但进行时序分析时还有考虑CPU和总线控制器两者产生的信号。篇三：2022微机接口作业2一、单选题（

16、总分28分）A.单向驱动器、双向驱动器B.锁存器、双向驱动器C.锁存器、锁存器D.双向驱动器、双向驱动器答案：【1】B2.（1分）8086的/RD、/WE控制信号的作用是【2】。A.控制CPU数据总线上数据流的流向B.控制存储器读写操作的方向C.控制流入、流出I/O接口信息的方向D.以上三种作用答案：【2】D3.（1分）若8086CPU工作于最大模式，试指出当CPU将AL的内容送到端口地址为91H的外设中时，以下【3】信号应为低电平。A.MEMRB.MEMWC.IORD.IOW答案：【3】D4.（1分）若用8086CPU分别构成一个最小模式系统和最大模式系统，关于两者主要差别，下列叙述中不正确

17、的是【4】。A.前者不使用总线控制器，后者要使用B.前者不使用地址锁存器，后者要使用C.前者总线请求只有1路，后者有2路D.前者不使用状态编码输出信号（S2、S1、S0），后者要使用答案：【4】B5.（1分）8086工作在最大方式时应将引脚MN/M某接【5】。A.负电源B.正电源C.地D.浮空答案：【5】C6.（1分）8086CPU组成的微机系统的数据总线是【6】。A.8条单向线B.8条双向线C.16条单向线D.16条双向线答案：【6】D7.（1分）8088工作于最小工作模式时，其地址总线需要【7】片8282。A.1B.2C.3D.4答案：【7】C8.（1分）8086微处理器的引脚DEN是【8

18、】。A.数据总线缓冲器传输方向控制信号B.地址锁存器锁存允许信号C.数据总线缓冲器接通允许信号D.数据准备就绪信号答案：【8】C9.（1分）在8086CPU从总线上撤消地址之后，总线的低16位用于传送【9】。A.数据信息B.控制信息C.状态信息D.数据和控制信息答案：【9】A10.（1分）8086在最小模式下，分时使用AD0AD15，所以必须外接地址锁存器，当总线上为地址信息时，通过【10】将地址送入地址锁存器。A.DENB.ALEC.BHED.DT/R答案：【10】B11.（1分）连接微处理器同内存储器以及I/O接口之间的总线是【11】。A.片总线B.内总线C.系统总线D.外总线答案：【11

19、】C12.（1分）由8086CPU组成的PC机的地址总线是【12】。A.8条单向线B.16条单向线C.20条双向线D.20条单向线答案：【12】D13.（2分）8086CPU通过【13】控制线来区分是存储器访问，还是I/O访问，当CPU执行INAL,D某指令时，该信号线为【14】电平。【13】A.M/IOB.RDC.ALED.WR【14】A.高B.低C.高阻D.任意答案：【13】A【14】B14.（1分）8086高8位数据总线的选择信号是【15】。A.ALEB.-BHEC.A0D.-DEN答案：【15】B15.（1分）Intel8286的作用是【16】。A.地址锁存B.产生时钟C.总线控制D.

20、数据驱动答案：【16】D16.（1分）Intel8284的作用是【17】。A.地址锁存B.产生时钟C.总线控制D.数据驱动答案：【17】B17.（1分）8086/8088CPU有两种工作模式，决定工作于那一模式的CPU引脚信号是【18】。A.ALEB.HOLDC.MN/M某D.DEN答案：【18】C18.（1分）8086/8088的时钟信号是由【19】提供。A.8259B.8255C.8284D.8253答案：【19】C19.（1分）8086在响应中断请求时【20】。A./INTA输出一个负脉冲，将中断类型码从AD0AD7读入B./INTA输出两个负脉冲，在第二个负脉冲时读入中断类型码C./I

21、NTA输出一个负脉冲，再进行一次I/O读周期，读取中断类型码D./INTA输出一个负脉冲，同时提供I/O读的控制信号，读取中断类型码答案：【20】B20.（1分）如图，当8086CPU工作在最小模式下时，如果读I/O口，在T1T4期间【21】。A.M/IO为高电平B.M/IO为低电平C.AD0AD15上传送的信息都是由CPU输出D.AD0AD15上传送的信息都是由I/O口提供答案：【21】B21.（1分）某8086系统的时钟频率为8MHz，其时钟周期为【22】n。A.25B.125C.250D.500答案：【22】B22.（1分）以下叙述中，不正确的是【23】。A.一个总线周期含4个T状态。B

22、.一个时钟周期也称为一个T状态。C.一个指令周期由4个总线周期组成。D.执行一条指令所需时间为一个指令周期。答案：【23】C23.（1分）某系统的时钟CLK信号为5MHz，读写I/O端口时需插入两个Tw周期，则该总线周期的时间为【24】。A.0.8B.1C.1.2D.1.4答案：【24】C24.（1分）8086最小模式下的-INTA信号是【25】。A.一个总线周期的一个负脉冲信号B.一个总线周期的两个负脉冲信号C.两个总线周期(连续)的两个负脉冲信号D.两个总线周期的一个负脉冲信号答案：【25】C25.（2分）图示表示的是8086系统中的【26】操作。A.读存储器B.写存储器C.读I/O口D.写I/O口答案：【26】B26.（1分）8086CPU的主频为5MHz，内存芯片的存取时间为250n，下面4种说法中正确的是【27】。A.读/写内存时不需要加入等待周期TwB.读/写内存时至少需加入1个等待周期TwC.读/写内存时至少需加入2个等待周期TwD.读/写内存时至少需加入3个等待周期Tw答案：【27】A二、是非题（总分2分）共有21条引脚信号需锁存。答案：【1】T2.（1分）【2】对存储器进行访问时，地址线有效和数据线有效的时间关系是数据线较先有效。答案：【2】F三、填空题（总分35分）【1】产生。答案：【1】8288