数字电子技术基础复习题及答案doc.docx

1、数字电子技术基础复习题及答案doc复习题一、 填空题L (48)10 =( )2=( )16=( )8421BCD =( )余三码2.2015个1异或的结果为 o3.三态门的输出是1态、 和 -4.一个8线-3线编码器，当输入人匕匕蛉乙呂人=00100000时，输出代码是 o5.若将一个异或门(输入为A、B)当作反相器来使用，则输入A、B端 o6.逻辑函数式Y = AB(CDy,其反函数尸二 o7.555定时器可以组成 、 、 o&用5级触发器组成20进制计数器，其无效状态个数为 。9.一个四位二进制减法计数器，其状态初始值为1010,经过100个时钟周期以后，该 计数器的状态值为 O10.如

2、(110011)2为有符号数，则其反码为 ,补码为 1 1 ( 1A) 6 =( )2=( )8=( )10=( )8424BCD12 个201同或的结果为 。13.三态门的输出可以并联使用，实现 功能14.一个8线3线优先编码器，输入高屯平有效,最优先，当YoYMYMYMYKllOlllO时,输出代码是 。5 .四个逻辑变量共有 个逻辑相邻项16 5个触发器构成环形计数器，共有 有效状态。17 4个逻辑变量；一共构成 个最小项。用5级触发器组成扭环形计数器，其无效状态个数为 o19.一个四位二进制加法计数器，其状态初始值为1010,经过100个时钟周期以后，该计数器的状态值为 O20.如(1

3、100100)2为有符号数，则其反码为 ,补码为 o二、 判断题1.若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。( )2.三态门的三种状态分别为：高电平、低电平、不高不低的电压。( )3.时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系( )4. 编码与译码是互逆的过程。( )5.同步时序电路具有统一的时钟CLK控制。( )6.时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。( )7.D触发器的特性方程为Q*=D,与Q无关，所以它没有记忆功能。( )&用数据选择器可实现吋序逻辑电路。（ ）9.16位输入的二进制编码器，其输

4、出端有4位。（）10.吋序电路不含有记忆功能的器件。（）三、分析设计题1.用公式法化简式子 丫 二 DE + B，C + BD+CD+A（B + CJ + 占BCDAB1 DE2.利用3线8线译码器74HC138和门电路产生如下函数。X =AC + B，CY2=AByC + AByC+BC3.若主从SR触发器的CLK、S、R的电压波形如图中所示，试画岀输岀信号的波形, 假定触发器的初始状态为2=0o曲 一n一厂1I I5.分析右下图所示计数器电路，说明这是多少进制的计数器；两片之间是多少进制；利 用此方法实现75进制的计数器，画出对应的电路图（，芯片已给出），其中计数器74160 的功能表如下

5、所示见左下图所示。、分析与设计7.用与非门设计一个3变量的多数表决电路，当输入变量A、B、C有2个或2个以上为1时输出为1，输入为其它状态时输出为0。要求：（1）、列出真值表；（2）、写出输出逻辑函数式；（3）用74LS138 和与非门实现画出电路图;（4）用74LS153实现。画出电路图：74LS138和74LS153符号图如图2图28、 图4所示是用维持阻塞结构D触发器组成的脉冲分频电路。试画出在6个CLK脉冲（自己画脉 冲）作用下输出端Y对应的电压波形。设触发器的初始状态Q=0 （8分）9、 74LS161为四位同步二进制计数器，其功能如下表1所示 （15分）表1CPRdLdEP ET工

6、作状态X0XX X置010X X预置数X110 1保持X11X 0保持（但00）111 1计数（1） 分析下图5所示电路，说明它是多少几进制计数器？简述理由（2） 如要改为100进制计数器，如何改动电路，画出电路图。10如图10,组合逻辑电路：（1）写ttS YR Y2的逻辑表达式（2）列出真值表（3）分析逻辑功能图1 1 图211、分析如图11所示电路的逻辑功能，分别1）写出电路的驱动方程，2）状态方程和输出方程，3）写出电路状态转换表，4）说明电路功能3、74LS161为四位同步二进制计数器，其功能如下表1所示表1CPEP ET工作状态X0XX X置0r10X X预置数X110 1保持X1

7、1X 0保持（但00）111 1计数（3） 分析下图12所示电路，说明A=1和A=0时，它是分别几进制计数器？简述理由（4） 如耍改为A=1时构成5进制，A=0时构成9进制计数器，如何改动电路，画岀电路图。4.（10分）如图13.用八选一数据选择器74LS151S实现逻辑函数。Y=ACD+ABCD+BC5.如图14 .画出Q端的波形图。设初始状态Q为0。一、填空题1. (3 6) 0=( )2=( )162数字电路分成两大类，一类是 ,另一类是 3当逻辑函数有n个变量时，共有 个变量取值组合。4 ( 1A ) 16= 8421 BCD5.逻辑函数式F (A, B, C, D)=工加(0,1,2

8、,5,8,9,10,12,14),它的最简与或式等于6.N个触发器组成的计数器最多可以组成 进制的计数器。7 A+A= 8.A+1= 二选择题1、测得某门电路输入A、B和输出Y的波形如下图所示，则Y的表达式是()。A、 Y = ABB、 Y = A8C、 Y = A + BD、 Y = A B2、2kX8位的RAM需要的地址线数( )0A、施密特触发器 B.单稳态触发器 C、触发器 D、多谐振荡器5、一个4位二进制加法计数器，由0000状态开始，经过100个输入脉冲后，此计6、与图1所示波形相对应的真值表是（）。1写出如图2所示电路Y的逻辑表达式。2.已知逻辑函数Y的波形如图3所示，试求Y的真

9、值表和逻辑函数式。3.分析图4时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出 电路的图6表1 74160功能表CLKRD，LD5EPET工作状态X0XXX置010XX预置数X1101保持X11X0保持(但00)1111计数一填空题1、 与(10000111) 8421BCD等值的二进制数是 O2、 下图所示电路屮，若输入时钟脉冲CP的频率为40kIIz ,则输出Z的频率3、函数F = AB-CD的反函数万= ,对偶式= 。4 1+A二 5、 RAM 、存储矩阵和 组成。6、 （1A）16=（ lio7对100个信号采用二进制编码至少需要位8 J K触发器具有 四种功能二单选题

10、1、下列电路中，不属于时序逻辑电路的是（）oA、移位寄存器 B.环形计数器 C、一位全加器 D、十进制计数器）。B、Vj+ =Vqc，Vj-二一Vcc 3 3D、Vy+ 二Vco，Vt-二一Vco 22、用555定时器构成的施密特触发器，电源电压为V若电压控制端外接固定电压 为Vco，则其正向阈值电压与负向阈值电压为（A Vj+二一Vqc，Vj-二一Vcc3 3C、Vt+二Vcc，Vt一二丄 Vcc33、测得某门电路输入A、B和输出Y的波形如下图所示，则Y的表达式是（）。A、Y = ABB Y = ABC、 Y = A + BD、 Y=AB4、2kX8位的RAM需要的地址线数（ ）oA、10

11、条 B、 11 条 C、12 条 D、13 条5、随机存储器具有（）。A、只有写功能B、只有读功能C、无读写功能D、既有读功能，乂有写功能6、如图所示电路的功能/名称是（ ）A 0100B、 0011C、 0001D. 01118、与图1所示波形相对应的真值表是（）oBL图1D:9、一个4位二进制加法计数器，*0001状态开始，经过40个输入脉冲后，此计数 器的状态为（ ）。A、0111 B、0101 C、1000 D、10010、欲设计一个100进制的计数器，所需触发器的个数最少是：（ ）。A、8 B、1 6 C、7 Ds 100三分析设计题1、试用8选1数据选择器设计一个三人表决电路。当表

12、决某提案时，多数人同意，提 案通过；否则，提案被否决。2、CT74LS161为四位同步二进制加法计数器,其功能如下表所示,要求:用CT74LS161 实现10进制计数器（初始值为0000），要求画岀接线图。（CT74LS161逻辑符号如图 所示）。（方法不限）3时序电路如下图所示（设初始状态QQ/=00） o4、下列Y函数要求：（1）用八选一选择器实现函数Y（2）列出真值表；（3）用卡诺图化简为最简与或式.Y = ABC + ABD + CD+ABC+ ACD+ ACD复习题二一、 填空题1、 (3F) 16=( )8421 BCD2、 十进制加法计数器现时的内容为QQQQ二0110,经过13

13、3个时钟脉冲作用后，其内容为 o3、 一个D/A转换器，满刻度电压为20V,需要在其输出端分辨出05mV的电压，则至少需 要位二进制数.4补码是(101101)补对应的十进制数是( )5、要构成容量为2KX8的RAM,需要 片容量为256X4的RAM。二、 分析与设计题1、设计3变量的多数表决电路，当输入变量A、B、C有2个或2个以上为1时输出为1,输入为其它状态时输出为0。要求：(1)、列出真值表；(2)、写出输出逻辑函数表达式；(3)用3-8译码器或者74LS153实现该逻辑电路：(芯片74LS138、74LS153如下图2所示)图22、图3所示是用维持阻塞结构D触发器组成的脉冲分频电路。

14、试画出在6个CP脉冲(自己画脉冲)作用下输出端Qi.Q2.及Y对应的电压波形。设触发器的初始状态Q=03、74LS161为四位同步二进制计数器，其功能如下表1所示表1CPRdLdEP ET工作状态X0XX X置0J10X X预置数X110 1保持X11X 0保持(但C=0)fl111 1计数(1)试根据上表详细说明74LS161的功能(2)分析下图4所示电路，说明它是多少几进制计数器？简述理由)图3(3)如要改为二十五进制计数器，如何改动电路，画出电路图。图44图5所示，用555定时器构成的电路：(1) 简述电路工作原理(2)试求：计算输出正脉冲的宽度、振荡周期和频率和占空比。(3)画出和勺的

15、波形。(设二极管VD正向导通时电阻为零，反向截止吋电阻为无穷大).5.、分析如图5所示电路的功能，写出驱动方程；状态方程，输出方程；写出状态表；画出 状态转换图；说明电路的逻辑功能，并判断能否自启动？图56、.A,B,C,D是一个8421 BCD码的四位，若此码表示的数字X符合X小于3或X大于6时, 则输出为1,否则为0,试用“与非门”实现其逻辑功能。三选择题1、下列电路屮，不是时序电路的是（ ）A、计数器 B、触发器 C、随机存储器 D、全加器2、将正弦波转换为同频率的矩形波应采用（ ）.A、多谐振荡器 B、单稳态触发器 C、施密特触发器 D、计数器3个四位二进制减法计数器的初始值为1001

16、,经过100个时钟脉冲作用后其值为（ ）A、n B、2n C、 2n_1 D、2n5、随机存储器具有（ ）6.欲构成1KX8容量的RAM,可用256X4容量的RAM芯片的片数为（ ）A、 8 B、4 C、 16 D、 67反码（1011101）反对应的十进制数是（ ）A、 -29 B、 -34 C、 -18 D、 228、与十进制数（19） io等值的余3BCD码是（ ）A、（00101100）余 3bcd B、（01001100U3BCD C、（OOllOlOlhsBCD D、（01011010）3bcd9、 存储容量为8KX8位的ROM存储器，其地址线为（）条。A、8 B、12 C、13

17、D、1410、 由555定时器构成的施密特触发器，当VCC=12V且外接控制电压Vcon=6V时，匕“山卩的值分别为（ ）。A、12V, 8V, 4V B、6V, 3V, 3V C、6V, 4V, 2V D、8V, 4V, 4V11、 一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为（）VoA、1.28 B、1.54 C、1.45 D、1.5612、 在四变量卡诺图中，逻辑上不相邻的一组最小项为：（）A m 1 与 m 3 B m 4 与 m6 C m 5 与 m 13 D m 2 与 m 813、 L=AB+C的对偶式为：（）A、A+BC ； B、（

18、 A+B ） C ； C、A+B+C ； D、ABC ；14、 在任何情况下，或非运算的结果是逻辑0的门电路是（ ）A全部输入为0； B.全部输入为1； C任一输入为0,其他输入为1; D.任一输入为115逻辑函数.F=AB+BC+CA中最小项的个数有（ ）A 3 B .4 C. 5 D616.个16选1的数据选择器，其地址端有（ ）A 1 B.2 C. 4 D. 1617.JK触发器，设原状态Q=0,要求时钟脉冲作用后，次态Q鼻1,则JK为（ ）AJ=1,K=1 B.J=1 K=0 C. J=1 K=X D. J=0 K=118. 五个D触发器构成的环形计数器，其计数为长度（）A 5 B.

19、10 C. 25 D. 3219.八个D触发器构成的扭环形计数器，其计数长度为（ ）A. 8 B.16 C.64 D. 25620位8421 BCD码计数器至少需耍（ ）个触发器A.3 B.4 C.5 D1021.仅当全部输入均为0时，输出才为0,否则输出为1,这种逻辑关系（A. 与 B.或 C .非 D异或22.仅当全部输入均为1时，输出才为1,否则输出为0,这种逻辑关系（25.当三变量ABC取值为101时，下列三变量函数的最小项中，仅有（A. mi B m3 C. ms D. M726、可以用来实现串/并转换和并/串转换的器件是（ ）。A、计数器 B、移位寄存器 C、存储器 D、全加器27、 欲设计一个160进制的计数器，所需触发器的个数最少是：（ ）。A、8 E、1 6 C、7 D、10028、 石英晶体多谐振荡器的突出优点是 。A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭29、 为使采样输出信号不失真地代表输入模拟信号，采样频率心和输入模拟信号的最高频率D. / s / Imav B. 了s i Imav30 .将正弦波转换为同频率的矩形波应采用（ ）.D.计数器A多谐振荡器 B.单稳态触发器 C.施密特触发器