SSI组合逻辑电路设计实验报告.docx

1、SSI组合逻辑电路设计实验报告SSI组合逻辑电路设计实验报告华中科技大学电子线路设计、测试与实验实验报告实验名称：SSI组合逻辑电路设计实验（软件）院（系）：自动化学院实验成绩：指导教师：汪小燕2014 年 4 月 24 日 一、首先，按照组合逻辑电路的设计流程，写出其真值表如下：000000000110001010001101010010010101011001011111100000100111101011101101110010110100111000111111二、根据真值表，。我得到如下逻辑表达式：三、根据其表达式，用与非门和非门设计的逻辑图如下所示(由于做实验的时候只有与非门和非门

2、，设计的了逻辑图只有这两种门)【注】：我这里画的电路图和我接下来编的Verilog HDL没有关系，因为这里只用了与非门和非门，是后面插板的逻辑图，而Verilog HDL可以用多种门，逻辑图没有这么复杂。四、Verilog HDL语言实现仿真首先给出编好的程序： 【注】：用的门级建模方法。然后是波形仿真结果：以上的波形符合要求。五、附加实验题(13号模3余1)4位密码锁设计它的正确密码为0000，即必须A，B，C，D（确定输入有效），都输入0时，输出L才为1，即箱子打开。编程代码如下：仿真波形图如下：从上面的波形图我们可以看出：只有在ABCDE都是高电平时，即在输入有效且输入与设定的密码11

3、11一致时，Z才输出1，箱子才会打开。（在155.0ns到160.0ns之间）。五、实验总结1.学会了Quartus9.1仿真组合逻辑电路，及Verilog HDL语言编程。以后在数电学习方面遇到问题时，可以通过仿真来检验结果，特别是对于要插板的实验，可以事先检验自己的逻辑是否正确。2.对具体如何设计一个组合逻辑电路有了更加具体，深刻的把握。3.掌握了用SSI（小规模数字集成电路）实现简单组合逻辑电路的方法。4.掌握了简单数字电路的安装于调试技术。5.进一步熟悉了数字万用表、示波器等仪器的使用办法。6.熟悉了用Verilog HDL描述组合逻辑电路的方法，以及EDA仿真技术。六、实验遇到的问题

4、和解决方法1.对于一个新软件的学习，总是有个熟悉的过程，在实验课上，老师可以说的一步一步教我们做项目工程，速度也比较合理，但是我们还是出现的各种问题。总的来说，我觉得是对这一软件的界面不是很熟悉。好多问题都是问哪个哪个按键在哪里等等，还有就是感觉自己的英语水平还有待提高，毕竟是英文版的软件。以后还有很多机会接触到，熟练的掌握是很有必要的。2.软件仿真之后就是硬件实现，但是由于只有非门和与非门的芯片来实现全加全减器，工作量太大，对自己的耐心是个很大的考验，最后还是把板子插完了，虽然没有成功，但是简单电路之后，就只做了一位的全加器，很容易的就验收了。我感觉插板子最重要的就是耐心和细心。一不留神就插错了。而那么多的线，找问题都很难找得出来。所以，慢慢来，不能急。