ImageVerifierCode 换一换
格式:DOCX , 页数:42 ,大小:741.45KB ,
资源ID:9700734      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/9700734.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(EDA实验指导书.docx)为本站会员(b****8)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

EDA实验指导书.docx

1、EDA实验指导书实验一QuartusII软件应用一、实验目的1、熟悉EDA开发平台的基本操作。2、掌握EDA开发工具的图形设计方法。3、掌握图形设计的编译与验证方法。二、实验仪器PC机一台QuartusII软件三、实验内容1、实验原理图:建立一个4-bit 计数器图形设计文件(如图1.1示);图 1.1 图形设计例图利用向导创建一个新器件(6位全加器:使能、流水线等参数自行设定)。2、实验步骤:新建一个文件夹,一般在F盘里。打开QuartusII软件,选择File/New,在弹出的窗口中选Device Design Files选项卡,再选择Block Diagram/Schematic 选项,

2、单击OK后打开图形编辑窗口。选择File/Save As命令,保存文件在已经创建的文件夹里。当出现询问是否创建工程的窗口,应当单击是进入创建工程流程,否则要重新创建工程把文件添加进去。打开工程中的原理图文件,在原理图编辑窗口的任何一个位置右击,将出现快捷菜单,选择Insert /Symbol命令,出现元件输入对话框,选择相应的器件,并连接好电路,然后分别在input和output 的PIN NAME上双击使其变黑色,再分别输入引脚名。选择Processing/Start Compilation命令,进行全程编译。打开波形编辑器,选择File/New,在New中选择Other Files中的 V

3、ector Waveform File 选项,单击OK,出现空白的波形编译窗口选择File/Save As命令,存盘。文件名一定要与原理图文件名一致。然后添加相应的端口信号节点到波形编辑器中,设置合理的输入信号。选择Processing/Start Simulation,进行波形仿真。选择Tools/MegaWizard Plug-In Manager,根据向导提示创建一个位全加器。、实验结果记录:打印出实验原理图与仿真波形图,打印出利用向导创建的新器件的图形,完成实验报告四、实验研究与思考1、延迟时间分析、最高工作频率分析等时间分析有何重要性? 2、流水线的作用是什么?对那些性能有影响?2、

4、功能仿真、验证起到什么作用?实验二 VHDL软件设计一、实验目的1、熟悉EDA开发平台的基本操作。2、掌握EDA开发工具的VHDL设计方法。3、掌握硬件描述语言设计的编译与验证方法。二、实验仪器PC机一台QuartusII软件三、实验内容1、24进制加法计数器的程序:LIBRARY Ieee;USE ieee.std_logic_1164.ALL;USE ieee.std_logic_unsigned.ALL;ENTITY count24 ISPORT(en,clk: IN STD_LOGIC; qa: out STD_LOGIC_VECTOR(3 DOWNTO 0); -个位数计数 qb:

5、out STD_LOGIC_VECTOR(1 DOWNTO 0); -十位数计数END count24;ARCHITECTURE a1 OF count24 ISBEGINprocess(clk)variable tma: STD_LOGIC_VECTOR(3 DOWNTO 0);variable tmb: STD_LOGIC_VECTOR(1 DOWNTO 0);begin if clkevent and clk=1 then if en=1 then if tma=1001 then tma:=0000;tmb:=tmb+1; Elsif tmb=10 and tma=0011 then

6、tma:=0000; tmb:=00; else tma:=tma+1; end if; end if; end if; qa=tma; qb BT = 00000001 ; A BT = 00000010 ; A BT = 00000100 ; A BT = 00001000 ; A BT = 00010000 ; A BT = 00100000 ; A BT = 01000000 ; A BT = 10000000 ; A NULL ; END CASE ; END PROCESS P1;P2:PROCESS(CLK) -计数器 BEGIN IF CLKEVENT AND CLK = 1

7、THEN CNT8 SG SG SG SG SG SG SG SG SG SG SG SG SG SG SG SG NULL ; END CASE ; END PROCESS P3; END;例4.1是扫描显示的示例程序,其中clk是扫描时钟;SG为7段控制信号,由高位至低位分别接g、f、e、d、c、b、a 7个段;BT是位选控制信号,接图中的8个选通信号:k1、k2、k8 。程序中CNT8是一个3位计数器,作扫描计数信号,由进程P2生成;进程P3是7段译码查表输出程序,进程P1是对8个数码管选通的扫描程序,例如当CNT8等于001 时,K2对应的数码管被选通,同时,A被赋值3,再由进程P3译

8、码输出1001111,显示在数码管上即为“3”;当CNT8扫变时,将能在8个数码管上显示数据:13579BDF 。四、实验研究与思考1、字符显示亮度和扫描频率的关系,且让人感觉不出光烁现象的最低扫描频率是多少?2、扫描显示和静态显示有什么差别?使用扫描显示有什么好处? 实验五 VHDL硬件设计-计数器及时序电路描述一、实验目的1、了解时序电路的经典设计方法(JK触发器和一般逻辑门组成的时序逻辑电路)。 2、了解同步计数器,异步计数器的使用方法。 3、了解同步计数器通过清零阻塞法和预显数法得到循环任意进制计数器的方法。 4、理解时序电路和同步计数器加译码电路的联系,设计任意编码计数器。 5、了解

9、同步设计和异步设计的区别。二、实验仪器PC机一台QuartusII软件 EDA实验箱三、实验内容实验内容中的六个实验均要通过实验十的“扫描显示电路”进行显示,具体连线根据每个实验内容完成时的管脚分配来定义,同相应的输入输出接口功能模块相连,扫描模块的设计参考实验四。1、用JK触发器设计异步四位二进制加法计数器。8位LED数码管16进制显示扫描显示驱动电路设计,实验参考原理图如图5.1所示。其中,计数时钟频率CLK40Hz;四位JK触发器接成异步计数器;SEL0SEL2为扫描地址(控制八位数码管的扫描顺序和速度);AG为显示译码输出,代表数码管的八个段位(a,b,c,d,e,f,g);八位数码管

10、同时顺序显示0F。图5.1 计数器设计参考原理图3.绘制原理图后进行仿真验证,最后下载到实验箱。4、自行设计纪录方式,完成实验报告四、实验研究与思考1、说明在FPGA设计中,同步设计和异步设计的不同之处。2、图形设计和VHDL语言设计编程各有什么优点,混合编程时应注意些什么问题?实验六 函数信号发生器一、实验目的1、了解函数信号发生的方法。2、掌握LPM_ROM的使用方法。3、了解DAC0832的工作原理和控制时序。4、掌握DAC0832的控制时序的VHDL设计实现方法。5、了解低通滤波电路的原理及其在信号发生中的应用。2、熟悉SignalTap II测试方法。二、实验仪器计算机、Quartu

11、sII软件、EDA试验箱、示波器。三、实验内容1、在Quartus II上完成正弦信号发生器设计,包括仿真和资源利用情况了解(假设利用Cyclone器件)。最后在实验系统上实测,包括SignalTap II测试、FPGA中ROM的在系统数据读写测试和利用示波器测试。示例程序如例6.1,【例6.1】 正弦信号发生器顶层设计LIBRARY IEEE; -正弦信号发生器源文件USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SINGT IS PORT ( CLK : IN STD_LOGIC; -信号源时钟 DOUT

12、 : OUT STD_LOGIC_VECTOR (7 DOWNTO 0) ); -8位波形数据输出END;ARCHITECTURE DACC OF SINGT ISCOMPONENT data_rom -调用波形数据存储器LPM_ROM文件:data_rom.vhd声明PORT(address : IN STD_LOGIC_VECTOR (5 DOWNTO 0) ; -6位地址信号 inclock : IN STD_LOGIC ; -地址锁存时钟 q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0) );END COMPONENT; SIGNAL Q1 : STD_LOG

13、IC_VECTOR (5 DOWNTO 0); -设定内部节点作为地址计数器 BEGINPROCESS(CLK ) -LPM_ROM地址发生器进程 BEGINIF CLKEVENT AND CLK = 1 THEN Q1Q1, q = DOUT,inclock=CLK); -例化END;波形数据对应的文件表如下:信号输出的D/A使用实验系统上的DAC0832,注意其转换速率是1s,其引脚功能简述如下:ILE:数据锁存允许信号,高电平有效,系统板上已直接连在5V上;WR1、WR2:写信号1、2,低电平有效;XFER:数据传送控制信号,低电平有效;VREF:基准电压,可正可负,10V10V;RFB

14、:反馈电阻端;IOUT1/IOUT2:电流输出端。D/A转换量是以电流形式输出的,所以必须将电流信号变为电压信号;AGND/DGND:模拟地与数字地。在高速情况下,此二地的连接线必须尽可能短,且系统的单点接地点须接在此连线的某一点上。建议选择GW48系统的电路模式No.5,由附录对应的电路图可见,DAC0832的8位数据口D7.0分别与FPGA的PIO31、30.、24相连,如果目标器件是EP1C3T144,则对应的引脚是:72、71、70、69、68、67、52、51;时钟CLK接系统的clock0,对应的引脚是93,选择的时钟频率不能太高(转换速率1s,)。还应该注意,DAC0832电路须

15、接有+/-12V电压:GW48系统的+/-12V电源开关在系统左侧上方。然后下载SINGT.sof到FPGA中;波形输出在系统右下角,将示波器的地与GW48系统的地(GND)相接,信号端与“AOUT”信号输出端相接。如果希望对输出信号进行滤波,将GW48系统右下角的拨码开关的“8”向下拨,则波形滤波输出,向上拨则未滤波输出,这可从输出的波形看出。4、自行设计纪录方式,完成实验报告四、实验研究与思考1、采用本方法估计可以产生的正弦波的频率能到多少?2、若要产生任意信号波形和高速波形输出应该注意什么问题?附录1 GW48 EDA/SOPC主系统使用说明第一节 GW48教学实验系统原理与使用介绍一、

16、GW48系统使用注意事项 1、闲置不用GW48系统时,必须关闭电源! 2、在实验中,当选中某种模式后,要按一下右侧的复位键,以使系统进入该结构模式工作。注意此复位键仅对实验系统的监控模块复位,而对目标器件FPGA没有影响,FPGA本身没有复位的概念,上电后即工作,在没有配置前,FPGA的I/O口是随机的,故可以从数码管上看到随机闪动,配置后的I/O口才会有确定的输出电平。3、换目标芯片时要特别注意,不要插反或插错,也不要带电插拔,确信插对后才能开电源。其它接口都可带电插拔。请特别注意,尽可能不要随意插拔适配板,及实验系统上的其他芯片。4、 使用实验系统前,查阅系统的默认设置ppt文件:EDA技

17、术与VHDL书实验课件说明_必读 .ppt。二、GW48系统主板结构与使用方法以下将详述GW48系列SOPC/EDA实验开发系统(GW48-PK2/CK)结构与使用方法,对于这2种型号的不同之处将给予单独指出。该系统的实验电路结构是可控的。即可通过控制接口键,使之改变连接方式以适应不同的实验需要。因而,从物理结构上看,实验板的电路结构是固定的,但其内部的信息流在主控器的控制下,电路结构将发生变化-重配置。这种“多任务重配置”设计方案的目的有3个:1、适应更多的实验与开发项目;2、适应更多的PLD公司的器件;3、适应更多的不同封装的FPGA和CPLD器件。系统板面主要部件及其使用方法说明如下。以

18、下是对GW48系统主板功能块的注释。附图1 GW48 EDA系统电子设计二次开发信号图(1) “模式选择键”:按动该键能使实验板产生12种不同的实验电路结构。这些结构如第二节的13 张实验电路结构图所示。例如选择了“NO.3”图,须按动系统板上此键,直至数码管“模式指示”数码管显示“3”,于是系统即进入了NO.3 图所示的实验电路结构。(2) 适配板:这是一块插于主系统板上的目标芯片适配座。对于不同的目标芯片可配不同的适配座。可用的目标芯片包括目前世界上最大的六家FPGA/CPLD厂商几乎所有CPLD、FPGA和所有ispPAC等模拟EDA器件。第七节的表中已列出多种芯片对系统板引脚的对应关系

19、,以利在实验时经常查用。(3) ByteBlasterMV编程配置口:如果要进行独立电子系统开发、应用系统开发、电子设计竞赛等开发实践活动,首先应该将系统板上的目标芯片适配座拔下(对于Cyclone器件不用拔),用配置的10芯编程线将“ByteBlasterMV”口和独立系统上适配板上的10芯口相接,进行在系统编程(如GWDVP-B板),进行调试测试。“ByteBlasterMV”口能对不同公司,不同封装的CPLD/FPGA进行编程下载,也能对isp单片机89S51等进行编程。编程的目标芯片和引脚连线可参考附图1,从而进行二次开发。(4)ByteBlasterII编程配置口:该口主要用于对Cy

20、clone系列AS模式专用配置器件EPCS4和EPCS1等编程。 (5) 混合工作电压源:系统不必通过切换即可为CPLD/FPGA目标器件提供5V、3.3V、2.5V、1.8V和1.5V工作电源,此电源位置可参考附图1。(6)JP5编程模式选择跳线:(仅GW48-PK2型含此)。如果要对Cyclone的配置芯片进行编程,应该将跳线接于“ByBtII”端,在将标有“ByteBlasterII”编程配置口同适配板上EPCS4/1的AS模式下载口用10芯线连接起来,通过QuartusII进行编程。当短路“Others”端时,可对其它所有器件编程,端口信号参考附图1。(7)JP6/JVCC/VS2编程

21、电压选择跳线:跳线JVCC(GW48PK2型标为“JP6”)是对编程下载口的选择跳线。对5V器件,如10K10、10K20、7128S、1032、95108、89S51单片机等,必须选“5.0V”。而对低于或等于3.3V的低压器件,如1K30、1K100、10K30E、20K300、Cyclone、7128B等一律选择“3.3V”一端。(8)并行下载口:此接口通过下载线与微机的打印机口相连。来自PC机的下载控制信号和CPLD/FPGA的目标码将通过此口,完成对目标芯片的编程下载。计算机的并行口通信模式最好设置成“EPP”模式。(9)键1键8 :为实验信号控制键,此8个键受“多任务重配置”电路控制,它在每一张电路图中的功能及其与主系统的连接方式随模式选择键的选定的模式而变,使用中需参照第二节中的

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1