基于FPGA的正弦扫频信号源的设计.doc

1、盐城工学院本科生毕业设计说明书(2015) 毕业设计说明书基于FPGA的正弦扫频信号源的设计专业电气工程及其自动化学生姓名班级 学号指导教师完成日期 基于FPGA的正弦扫频信号源的设计摘 要：扫频技术是电子测量中非常重要的一种高端技术，在滤波器和调频放大器等得到了广泛的应用，而整个测量环节的重点就是扫频信号源。本文介绍了扫频电路和直接数字频率合成技术的原理(DDS),利用FPGA设计一个以DDS技术为基础的扫频信号源。文章首先介绍了频率合成器的发展,然后介绍了DDS的原理和结构;接着介绍了FPGA的基础知识如结构特点、开发流程、使用工具等。本次设计主要使用硬件描述语言在FPGA系统中实现正弦扫

2、频信号源。在FPGA芯片、D/A转换电路以及滤波电路的支持下，用VHDL语言编程描述和实现电路。通过采用流水线技术提高了相位累加器的运算速度,改进ROM压缩算法可以减小存储器的容量,完成了对整个系统的优化设计。在理解程序设计语言之后，结合EDA工具软件Quartus对程序进行编写以及编译检查，确定程序正确无误之后进行整个工程的综合测试，运用modelsim软件仿真验证了程序设计的正确性,最终实现了该扫频信号源。关键词：FPGA;DDS;扫频信号源 Design of sine sweep signal source based on FPGAAbstract：Sweep-frequency t

3、echnique，because of its is a very important high-end technology in electronic measurement,has been used more widely in the filter and FM amplifier，The focus of the whole measurement process is the sweep-frequency signal source.This paper introduce the principle of the sweep frequency circuit and dir

4、ect digital frequency synthesis technology(DDS), presents an implementation of DDS technology-based sweep frequency signal source using FPGA. The Paper firstly introduces the development of frequency synthesis techniques;Secondly,the principle and structure of DDS are introduced,and a few knowledge

5、of FPGA such as the structure,peculiarity,design flow and design tools are introduced.This design mainly realize sine sweep signal source by using hardware description language in the FPGA system.In the FPGA chip, D/A conversion circuit and filter circuit support,the VHDL programming language is use

6、d to describe and realize circuits.Through the use of pipelining technology,the phase accumulator performs better,improvement of the ROM compression algorithm can reduces the capacity of memory, and completes the optimal design of entire system. Combining with EDA tool software Quartusto write and c

7、ompile inspection for program after understanding the programming language,being carried out comprehensive test of the whole project after determining the correct procedures.By validating the correct results of the program design through the modelsim software simulation and realizes this sweep signa

8、l source in the end.Keywords : FPGA;DDS;Sweep Frequency Signal Source目 录1. 概 述11.1课题的意义11.2课题的主要研究工作11.3 EDA技术简介11.4 FPGA技术简介21.5 设计说明书结构52. 设计理论分析62.1 扫频技术原理62.2 直接数字频率合成技术DDS工作原理63. 系统FPGA的设计实现93.1 频率累加器的设计113.2 相位累加器的设计173.3 波形ROM的设计223.4 数模转换器D/A233.5 低通滤波器模块244. 系统实现与仿真264.1 各子模块的仿真264.2 扫频信号源仿

9、真274.3 遇到的问题和解决方法275. 结束语29参考文献30致 谢31附 录:32附录1：系统顶层原理图33附录2：频率控制字程序34附录3：相位累加器程序35附录4：正弦发生模块程序36盐城工学院本科生毕业设计说明书(2015)基于FPGA的正弦扫频信号源的设计1.概述1.1课题的意义现如今数字集成电路应用已经越来越广泛，开始向全面化发展，过去那些传统的电子设计方法已经被时代所淘汰。大规模集成电路技术已经开始慢慢成为电子领域数字电路系统设计的主流，并且这种技术也遵循着摩尔定律的规律在快速的发展，由刚开始的专用集成电路即ASIC电路快速地向着系统及片上系统即SOPC的方向在发展。这都主要

10、归功于大规模可编程逻辑器件CPLD和现场可编程门阵列FPGA两类可编程逻辑器件的快速发展与应用。很多电子设计工程师可以在办公室或者实验室里借助于这个平台设计出所需的专用集成电路及相关的大规模数字系统产品，从而在很大程度上缩短了各类产品的上市时间，同时也降低了产品的开发成本。DDS（直接数字频率合成技术）是经直接频率合成技术和锁相频率合成技术演变而来的，是当今数字化电路中非常关键的一项技术。它根据相位的概念来合成频率，随着科技的进步，DDS芯片有很高的转换速度，而且在向数字化、高集成化以及小体积方向迈进。本文的研究主题是基于FPGA的正弦扫频信号源设计,利用VHDL语言进行硬件电路的描述编程，然

11、后在Quartus中调用Modelsim并进行仿真。1.2 课题的主要研究工作利用（数字直接合成技术）DDS可进行数据的采集分析来进行数据的传递，最后合成所需波形并输出。设计一个高速D/A转换电路，然后经过外围的低通滤波器过滤其它杂质信号输出所需扫频信号。设计中需要完成以下工作：a)对扫频信号源的设计做出相应的研究；b)利用Quartus软件开发平台，画出扫频信号源的原理图；c)编写VHDL程序语言；d)在Modelsim中进行仿真并得到正弦扫频信号波形。1.3 EDA技术简介EDA技术在20世纪慢慢兴起的，现如今取得了快速的发展。它利用大规模可编程平台开发，用硬件描述语言HDL来编写程序。现

12、如今数字电子线路集成技术向高集成、低消耗以及小体积的方向发展，在一块小小的芯片中可集成各种功能。EDA的快速发展使得电子工程师们的设计任务大量减少。EDA经历了三个发展阶段而来，在此期间随着电子信息工程师们不断地努力与研究，在一定程度来说取得了很大的成功。如今，EDA技术渗透到了各行各业，比如电子，医疗，机械，航天等。EDA的功能也日益强大。可以说现在只要与控制有关的电子产品就与EDA有关。所以，EDA技术已于我们的生活息息相关。 EDA技术以计算机为载体，包含着很多方面的技术。它的工作平台为计算机，利用了模拟电路、数字电路以及计算机信息技术处理等的研究成果，进行电子自动化的设计。可以说它解决

13、了电子线路最基本的硬件实现问题 ，使电子线路向高效化，全面化发展。电子设计工程师们可以利用EDA的工具软件从功能、概念、算法等设计电子电路，其中设计师们的工作大都由计算机来代替完成。EDA的设计可以通过对软件的改编，即修改程序来达到对硬件模块的修改，这样的方式是通关一些可编辑逻辑器件来实现的，即利用软件实现其功能。例如本文中使用到的FPGA可编辑逻辑器件。 电子信息工程师们在设计EDA数字电路的时候，最为重要的部分就是硬件描述语言的编写，而硬件描述语言包括：Verilog-HDL和VHDL。本课题使用VHDL硬件描述语言来进行硬件电路的描写编程，VHDL语言用来对大规模集成数字电路进行描述及编

14、写仿真测试语言，具有强大的设计功能，而且设计灵活多变，是一门强大的硬件描述语言，应用非常宽广，可移植性强而且易于修改。设计者可以通过编写硬件描述语言来使得自己得到自己想要的芯片。但由于EDA技术涉及知识全面，内容深厚，所以必须要掌握硬件描述语言、软件开发系统、实验开发系统以及大规模可编程逻辑器件。在本课题中将使用到FPGA的可编程逻辑器件，在下一节会详细介绍。1.4 FPGA技术简介 Field Programmable Gate Array（FPGA）即为现场可编程门阵列。在数字集成电路领域中，它能实现半定制电路，这种半定制电路即改良了定制电路无法任意修改的缺陷，又在门电路数目上有所成就，对

15、原来的可编辑器件门电路数目的不足进行改良。最后可在数字集成电路上完成现场可编辑门电路，拥有极高的灵活性、专业性以及稳定性。FPGA极高的集成度可使它能依据设计者的要求进行匹配系统内部的逻辑功能。 Cyclone III 器件的硬件部分包括： a) LAB 以及 LE 一个 LAB 含有 16 个 LE。其中包括了寄存器、输出逻辑等。 b) 存储器块（Memory Blocks） Cyclone 器件内嵌的 M9K 存储器块可以提供 9K bits 片上存储容量，最高速度可达 315MHz。M9K 可以被配置成 RAM、FIFO、缓冲器、ROM。它支持单端、双端口和真正双端口的存储器操作模式，可被配置成任意端口宽度：1、2、4、8、9、16、18、32 和 36 位。 c) 嵌入式乘法器（Embedded Multiplers） Cyclone III 器件和Cyclone III LS 器件分别至多可以嵌入 288 和 396 个乘法器块。每一个乘法器块都能够被