锰系中压压敏电阻的制备与表征.docx

1、锰系中压压敏电阻的制备与表征摘要国内外有关ZnO压敏电阻器中压化方法方而的研究报道很多。本文在整理诸多文献资料的基础上，通过向ZnO压敏陶瓷中掺锰、钴、铬、铋、锑等元素及改变烧结温度，期望能获得中压系列的压敏电阻器器(压敏电压V1mA：82V200V)。通过固相烧结法得到样品。利用反光显微镜观察产物的晶界大小，XRD分析产物的物相组成，压敏参数仪测得产物的压敏参数。确定不同锰掺加量和不同温度对压敏电阻的压敏电压的影响。结果表明在温度1100，锰添加量为0.7%时，可以得到U1mA为200V，IL为10uA的压敏电阻。关键词：ZnO压敏电阻器；添加剂；温度 AbstractIn the rece

2、nt decades，there have been many research reports of the fabrication techniques of medium voltage. On the basis of collection of plenty of literature，we expects to get medium voltage by adding five additives,Mn、Bi、Co 、Cr 、Sb to ZnO ceramic and changing the sintering temperature of ZnO ceramic. We get

3、 the specimens by the means of sintering the solid phase.we use the reflective microscope to observe the grain boundaries size,XRD to analysis the phase composition of the specimens,Voltage-dependent Resistor parameters tester to test the Parameter of the specimens.The purpose of this study is to de

4、termine the amount of manganese and different sintering temperature on Voltage-dependent Resistor s Parameter.The results showed that when the temperature is 1000 , Mn addition level is 0.7%,we can get the specimen that U1mA to 200V, IL to 10uA.Key word： ZnO varistors addictives temperature 目录摘要 IAb

5、stract II第1章 绪论 11.1课题的研究背景 11.2国内外研究状况 21.3 ZnO压敏电阻器的结构 51.3.1晶体和电子结构 51.3.2能带结构 51.4 Zn压敏电阻的电气性能 61.4.1 ZnO压敏电阻的电性能 61.4.2 ZnO压敏电阻器的性能参数 81.5 ZnO压敏电阻器的导电机理 101.5.1 ZnO压敏电阻器的晶相 101.5.2 ZnO的晶界势垒模型 121.6 降低ZnO压敏电阻片电位梯度的主要途径 131.6.1电阻片的配方 131.6.2电阻片的工艺 151.7压敏电阻粉体的制备和烧结理论 161.7.1传统固相法制备ZnO压敏电阻器 161.7.

6、2化学共沉淀法制备ZnO压敏陶瓷粉体 161.7.3 ZnO压敏电阻的烧结和热处理 171.7.4 ZnO压敏陶瓷烧结过程中的液相传质机构 181.7.5 ZnO压敏陶瓷液相低温烧结研究动态 19第2章 实验方法 212.1实验仪器及药品 212.2压敏样品的制备 222.3试样的性能测试 232.3.1试样密度测量 232.3.2压敏特性测试 232.3.3样品晶界大小的观察 232.3.4 X射线衍射分析 23第3章 实验结果与分析 253.1温度与锰掺量对样品密度的影响 253.1.1温度对样品密度的影响 253.1.2锰含量对样品密度的影响 253.2试样压敏参数的测量 263.3不同

7、烧结温度对元件晶粒大小的影响 273.4 X射线衍射分析 30结束语 32参考文献 36致谢 36第1章 绪论1.1课题的研究背景 1967年7月，日本松下电器公司无线电实验室的松冈道雄在研究金属电极-氧化锌陶瓷界面时，无意中发现氧化锌加氧化铋复合陶瓷具有非线性的伏安特性。进一步实验又发现，如果在以上二元系陶瓷中加微量的Bi2O3、Sb2O3、Co2O3、MnO2、Cr2O3、TiO2等多种氧化物，这种复合陶瓷的非线性系数可达50左右，伏安特性类似二只反并联的齐纳二极管，通流能力不亚于碳化硅材料，临界击穿电压可以通过改变原件尺寸和添加剂的量方便地加以调节，而且这种性能优异的压敏元件通过简单的陶

8、瓷工艺就能制造出来，其性价比较高。于是，氧化锌压敏电阻器以优异的电学性能迅速成为制造压敏电阻器的主导材料。20世纪70年代末80年代初，日本、美国等国家迅速获得了批量制备氧化锌阀片的技术，使氧化锌阀片的电气性能得以突破，从而广泛应用于高压电力系统13。目前生产的氧化锌压敏电阻器压敏电压都比较高、耗电量大。与电子元器件的片式化、平面化和低压化的发展趋势不相适应。硅齐纳二极管虽使用较小尺寸的硅片。但因不能承受大的热能，以至降低了它的耐浪涌能力；炭化硅、硅压敏电阻器因为浪涌吸收元件的漏电流大 ,从而导致耗电能量大。因此，研制和生产中、低电压、高非线性和耐浪涌能力强的氧化锌压敏电阻器是十分必要的。中、

9、低压压敏电阻器主要用作半导体器件的过压保护，随着电子产品的小型化、集成化，对低压压敏电阻的需求量愈来愈大，如计算机、电话、汽车行业等，低压压敏电阻材料还可用作低压阀片。总之，中低压ZnO压敏电阻可广泛应用于汽车工业、通讯设备、铁路信号、微型电机及各种电子器件的保护,其市场前景十分广阔。 氧化锌压敏电阻器是一种以氧化锌为主要成分并添加微量、多种金属氧化物经压制后烧结而成的半导体陶瓷敏感元件，它具有非线性系数大、抵抗浪涌性能强、性能稳定、制造工艺简单、价格低廉等优点，现已广泛用作高压、高能领域的浪涌吸收元件，以及高压小电流领域的稳压元件。但是，目前生产的氧化锌压敏电阻器压敏电压都比较高、耗电量大。

10、与电子元器件的片式化、平面化和低压化的发展趋势不相适应。硅齐纳二极管虽使用较小尺寸的硅片。但因不能承受大的热能，以至降低了它抵抗浪涌性能；炭化硅、硅压敏电阻器。因为浪涌吸收元件的漏电流大，从而导致耗电能量大。因此，研制和生产中低电压、高非线性和抵抗浪涌能力强的氧化锌压敏电阻器是十分必要的。由于ZnO压敏电阻器具有大的通流量，低的残压比，小的漏电流，宽的压敏电压范围，快的响应时间，对称的I-V特性，它已被越来越广泛地应用在各用电领域的过电压保护，浪涌的吸收。为了提高ZnO压敏电阻对电子器件或用电设备的保护水平，科学工作者不断地进行压敏材料及工艺的研究和改进，以得到主要参数优化的ZnO压敏器件。Z

11、nO压敏电阻非线性系数的高低，直接关系到对瞬间高电压波限制能力的好坏；通流量的大小反映了ZnO压敏器件单位面积的通流能力；残压比是大的电流通过压敏电阻后，压敏电阻两端的残电压与它的压敏电压之比；漏电流反映了压敏电阻在正常工作电压下通过自身的电流大小。ZnO压敏电阻器的这几个参数是判定其电学性能优劣的基本参数。由于ZnO压敏陶瓷是多相结构，高温烧结过程中各元素之间的物理变化和化学反应非常复杂，各项电性能的提高受到相之间的牵制，理想优化的ZnO压敏电性能参数不易获得。为了寻找更优良的压敏配比，我们采用了掺加以锰系为主的多元掺杂的方法，以期待获得性能优异的锰系中压压敏电阻。通过实验和分析，对ZnO压

12、敏材料的机理取得了更深入的认知和了解。1.2国内外研究状况 现在,国际上已有一个共识:根据ZnO压敏陶瓷的微观结构模型4,ZnO压敏电阻器的压敏电压 V1mA可以表示为:V1mA=NV0=(h/d)V0 式(1.2)其中：N-两电极间串联的平均晶粒数V0-单晶界层击穿电压h-ZnO压敏电阻器瓷片的厚度d-ZnO平均晶粒尺寸5实现ZnO压敏电阻器中、低压化的途径主要有三条:(1)减小ZnO压敏电阻器瓷片的厚度;(2)降低ZnO压敏电阻器瓷片中单晶界层击穿电压;(3)增大ZnO平均晶粒尺寸。根据经验公式(1.2)可知,对于单圆片式ZnO压敏电阻器,减少瓷片的厚度则可相应地降低压敏电压值。目前,常用

13、压制成形或轧膜成形来制作瓷片,工艺过程虽简单,但很难制出很薄的瓷片。压制出的瓷片极限厚度约为1mm,而且厚度误差较大;用轧膜成形工艺可将瓷片厚度减小到0.1mm,厚度误差较小,但厚度太小、直径大时,容易出现瓷片变形碎裂、机械强度难以保证等问题,严重影响后续工序的成品率, 故上述低压化方法效果有限,不能满足使用要求。ZnO压敏电阻器的压敏性质来自其晶界效应,从经验公式(1.2)可知,采用适当的方法将ZnO压敏电阻器制成薄膜式可以实现中、低压化。如,Horio N等6利用射频溅射法制备了ZnO/Pr6O11双层薄膜,膜厚为600nm/400nm,压敏电压为20V,非线性系数为10;贾锐等7利用 s

14、ol-gel 喷雾热分解法制备了Bi2O3、MnO2等掺杂的ZnO薄膜,膜厚为3.258.41m,压敏电压为13.5825.31V,非线性系数为7.9922.38。这些研究表明,ZnO 薄膜化提供了开发低压压敏电阻器的一个方向,且薄膜化有利于元件小型化和集成化,但其所需的设备价格昂贵、工艺控制过程较为复杂,迄今还没能实现产业化。但多层式ZnO压敏电阻器克服了克服了单圆片式 ZnO 压敏电阻器利用瓷片厚度减薄实现低压的缺点8:(1)厚度过小致使器件机械强度降低,给烧结和装配带来困难;(2)通流容量与器件的体积有关,厚度减小降低了通流容量,而多层片式ZnO压敏电阻器的单膜层虽薄,但叠层后体积很大。

15、目前,多层片式ZnO压敏电阻器已经获得了极好的产业化效果,日本和美国在此方面居于领先地位。无庸置疑,多层片式ZnO压敏电阻器由于具有压敏电压低响应速度快、通流容量大、温度特性好、体积小、适于组装等诸多优点,代表了压敏电阻器低压化的重要发展方向,其占有压敏电阻器的市场份额将会越来越大。经验公式(1.2)表明,通过降低ZnO压敏电阻器瓷片中单晶界层击穿电压亦可实现低压化。该途径的理论依据是近来被广泛接受的双肖特基势垒模型(DSB)9及GuptaCarlson 缺陷模型10。基于上述理论研究成果及技术手段的进步，人们已经开发出了降低ZnO压敏电阻器瓷片中单晶界层击穿电压的低压化方法。章天金等8采用在

16、空气中提高退火温度及延长退火时间的方法, 促进耗尽层中填隙锌离子向晶界层迁移, 与晶界层中带负电的锌空位VZn发生缺陷化学反应,在晶界处形成电中性缺陷而减小势垒高度及耗尽层宽度以实现低压化。Selim F.A.及 Gupta T.K.等11的研究已经证实,TiO2添加剂可以有效地促进ZnO晶粒长大。若配方中还含有Bi2O3,则TiO2与Bi2O3形成低共熔点的液相,这种液相有润湿、粘结和拉紧作用,强化了粉粒之间的接触,使TiO2对扩散传质的作用大大加强,促进晶粒长大。当然,还有其它晶粒助长剂, 但掺入晶粒助长剂法极易出现晶粒发育不均匀、晶粒异常长大等恶化电性能等问题,亟待从理论及工艺上加以解决

17、12。基于以上三种降低压敏电阻压敏电压的方法，国内也有很多学者对此展开了丰富的研究。陈洪存13等人研究了(Nb、Mg、Al)多元掺杂对ZnO 压敏材料电学性能的影响。施主Nb离子的掺杂显著提高了压敏电阻的势垒高度，这与它能提供晶界势垒形成所必需的正电荷和负电荷直接相关。小半径离子Mg和Al易于处在ZnO的填隙位置，适量的掺杂也能提高晶界势垒高度，这与处在填隙位置的金属离子能提供正电荷和负电荷有关。而且填隙掺杂还能有效地改善陶瓷的致密度和均匀度，从而降低了ZnO压敏电阻漏电流、残压比和提高了非线性。王旭明14等人研究了Bi4Ti3O12掺杂对低压ZnO压敏电阻性能的影响。发现Bi4Ti3O12在

18、低压氧化锌压敏电阻器的烧结过程中起着重要作用。通过使用扫描电子显微镜(SEM)研究了添加Bi4Ti3O12粉体的陶瓷烧结过程。结果表明，使用纳米Bi4Ti3O12粉体的压敏，电阻所获得的电压梯度更低，Zn2TiO4相的形态和分布影响压敏电压的分散性。羊新胜15等人研究了铁磁性锰氧化物掺杂的压敏电阻性能研究。利用通常的电子陶瓷制备工艺制备了铁磁性锰氧化物掺杂的氧化锌陶瓷，晶界处存在两种杂相，样品中绝缘相的含量显著影响着样品的电学性能。掺杂后的样品仍具有一定的铁磁性。在样品上施加磁场后，样品电阻值增加，表现为正磁电阻性质，正磁电阻的出现，是由于磁场的存在增加了晶界处势垒的高度造成的， 结果表明磁场

19、可以改变多晶陶瓷样品中晶界处势垒的性质，从而改变样品的电输运特性。徐东16等人研究了烧结温度对氧化锌压敏瓷显微组织和电性能的影响。他们采用不同的烧结温度(9001300)制备氧化锌压敏瓷，通过扫描电镜和X射线衍射对其显微组织和相成分进行了分析，探讨了烧结温度对氧化锌压敏陶瓷电性能和显微组织的影响机理。烧结温度越高，三氧化二铋挥发越严重,氧化锌压敏瓷的晶粒尺寸越大，电位梯度越低。研究结果表明，当烧结温度为1100时，压敏陶瓷具有较为理想的综合电性能，其电位梯度为332V/mm，非线性系数为30，漏电流为0.1A。 还有通过研究提高添加剂细磨程度、改善添加剂粉料颗粒度、化学合成法、以及其他改进粉料

20、的制备方法、改进添加剂工艺的方法、改进烧成及热处理工艺制度等试图降低压敏电阻的电压，均有一定的效果。1.3 ZnO压敏电阻器的结构 1.3.1晶体和电子结构 ZnO结晶属于六方晶系纤锌矿结构，在标准气压条件下具有的晶格参数为:a=3.2497和c=5.2043。 如图1.3所示，这种结构可以看成是由六方密堆积的O子格子和六方密堆积的Zn子格子套构而成，或者说是由O原子作六方密堆积 排列，Zn原子填入由O原子构成的正四面体的一半空隙。根据善南和泼来威脱离子半经17，配位数为四的O2-离子半径为138pm，配位数 为四的Zn2+离子半径为60pm，r+/r-=0.43。ZnO晶体属于正四面体配位,

21、 其阴、阳离子的配位数都是四。ZnO中的Zn原子最大限度拥有它的两个4s电子给相邻 图1.3 ZnO的晶体结构的O原子，但是电荷很大程度上归属于ZnO的原子之间。ZnO属于离子-共价特征, 因此根据Philips的电离性标度，属于离子晶体和共价晶体的边界线之间，这种离子-共价混合特性可能是难以确定ZnO电子结构存在的原因之一。1.3.2能带结构 对于严格符合化学计量比的纯净ZnO晶体，其禁带宽度Eg =3.34eV，因此理想状态的ZnO晶体应该是绝缘体。但在实际的ZnO压敏电阻器中，由于掺杂和偏离化学计量比而使晶格周期性遭到破坏，产生了晶体缺陷，从而引入了缺陷能级。在实际的ZnO晶体中，Zn原

22、子与O原子之比并不是严格的1:1，即其组成偏离化学计量比，化学组成可以写成ZnO1+，式中的绝对值表明偏离化学计量的程度。为正，表明O原子过剩;为负表明Zn原子过剩。值的正负和大小，是由各种固有原子点缺陷的浓度决定的，而各种固有原子点缺陷的浓度，取决于各种点缺陷形成焓的大小。元素的原子半径越大，它的点缺陷形成焓越大，这种缺陷在晶体中的浓度越低。其中浓度最大的是Zni，这是由于Zni的形成能最低。即在实际的ZnO中，I1）。按上述定义，确定a值的电流范围通常为0.11mA。 对于设备保护而言，非线性系数a是个极其重要的参数。ZnO压敏电阻的重要性真是来源于它的a值比其它压敏电阻高出一筹。线性电阻

23、器的a为1,SiC的a约为5,Se整流器的为8, Si二极管的约为35，而ZnO压敏电阻，文献中报道的a值为35到100。在上升区a随着电流密度增大下降，这对于大放电电流的应用场合是非常重要的，由于非线性的范围是晶粒和晶界的微分阻抗决定的，因此提高上升区大电流非线性的方法，是通过选用适当的施主掺杂来减小晶粒的电阻率。研究表明，施主离子如A13+,Ga3+和In3+可以把电压开始上升点推向更大电流密度。压敏电压：ZnO压敏电阻特性可以用一个表示特性从线性区向非线性区转变点的电压表征，这个非线性区开始点的电压略高于I-V曲线的“膝部”，作为压敏电压，它确定了元件的额定电压。这个电压也叫导通电压。由

24、于I-V曲线的转变点不是明确的，因此多数压敏电阻中，很难确定这个电压的位置，一般把1mA测到的电压(V1mA)作为压敏电压，而单位厚度的压敏电压值，成为电压或电位梯度。 研究表明在室温下ZnO晶粒的电阻率为(0.510)10-2m，晶界区的电阻率约为(1081010)m，而晶界的厚度基本是一定的，并且研究表明不同的材料、配方以及不同测定晶界电阻率的测试技术的情况下，所得到的晶界电阻率基本上是很接近的。因此决定压敏电压高低的主要因素是元件的尺寸和晶粒的尺寸。晶粒大小是获得所要求的元件的电压的构成单元。也就是说，这是压敏电压的体积效应。为降低压敏电压，只要减小元件尺寸(晶粒尺寸一定)或者减少晶粒尺

25、寸(元件尺寸一定)。对于一个固定的配方，晶粒大小的主要影响因素有:烧结温度、保温时间、原料的颗粒度。此外还可以在配方中引入一些新的添加剂，在烧结过程中促进晶粒的长大或者改变晶界电阻率来降低元件的电压梯度。漏电流：压敏电阻的漏电流确定了压敏电阻上加上稳态工作电压后的有功功耗。在一定的电压下引起漏电流IL，引起元件的发热，发热功率为IL2R。普通的SiC避雷器儿乎总是有间隙的结构，因此不存在漏电流问题。就这一点而言，SiC是被动元件，而ZnO是个主动的活性元件。其次漏电流的大小确定了稳态工作电压V1的数值，在这个电压下元件不会因为IL产生过高的发热现象，若过度发热，则必须降低V1进而减小IL。有必要从以下2个方面来权衡V1及其产生的IL:一方面希望把工作电压尽可能放在非线性的开始点，即尽可能的接近E1mA，以获得最佳保护水平；另一方面要防止元件因过度发热而失控。对于电力系统应用的大多数情况而言，将稳定工作电压设定在E1mA的70%到80%为宜。漏电流和压敏电阻的寿命密切相关。在不发生机械的或者其