第4章 组合逻辑电路 课后答案.docx

1、第4章 组合逻辑电路 课后答案第4章题4.1分析图P4.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。图P4.2解：（1）逻辑表达式（2）真值表ABCYABCY00011000001010110100110101111110（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y=1，否则Y=0。 题4.3 分析图P4.3电路的逻辑功能，写出Y1、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。解解： 真值表：ABCY1 Y20000 00011 00101 00110 11001 01010 11100 11111 1

2、由真值表可知：电路构成全加器，输入A、B、C为加数、被加数和低位的进位，Y1为“和”，Y2为“进位”。题4.4 图P4.4是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y1Y4的逻辑式，列出真值表。解 （1）COMP=1、Z=0时，TG1、TG3、TG5导通，TG2、TG4、TG6关断。， （2）COMP=0、Z=0时，Y1=A1， Y2=A2， Y3=A3， Y4=A4。、 COMP=1、Z=0时的真值表十进制数A4A3A2A1Y4Y3Y2 Y1十进制数A4 A3 A2 A1Y4 Y3 Y2 Y100 0 0 01001810000

3、001100011000910010000200100111伪码101001113001101101011011040100010111000101501010100110101006011000111110001170111001011110010COMP=0、Z=0的真值表从略。题4.5 用与非门设计四变量的多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。解 题4.5的真值表如表A4.5所示，逻辑图如图A4.5(b)所示。由表4.5可写输出逻辑函数式 填卡诺图，如图A4.5(a)所示合并最小项，得最简与或式 题4.6 有一水箱由大、小两台泵M

4、L和MS供水，如图P4.6所示。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。 解 题4.6的真值表如表A4.6所示。表A4.6ABCMS ML0000 00011 0010 0110 1100 101 110 1111 1 真值表中的、为约束项，利用卡诺图图A4.4(a)化简后得到：， （MS、ML的1状态表示工作，

5、0状态表示停止）。逻辑图如图A4.6(b)。 题4.7 设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。可以采用各种逻辑功能的门电路来实现。解 题4.7的真值表如表A4.7所示。表A4.7二进制代码循环码二进制代码循环码A3A2A1A0Y3Y2Y1Y0A3A2A1A0Y3Y2Y1Y000000000100011000001000010011101001000111010111100110010101111100100011011001010010101111101101101100101111010010111010011111000由真值表得到 ， ， ， 逻辑图如图A4.7所

6、示。 题4.8 试画出用4片8线-3线优先编码器74LS148组成32线-5线优先编码器的逻辑图。74LS148的逻辑图见图4.3.3。允许附加必要的门电路。解 以表示32个低电平有效的编码输入信号，以D4D3D2D1D0表示输出编码，可列出D4、D3与YEX4YEX3YEX2YEX1关系的真值表。如表A4.8所示。表A4.8工作的芯片号YEX4YEX3YEX2YEX1D4D3（4）100011（3）010010（2）001001（1）000100从真值表得到逻辑电路图略。题4.9 某医院有一、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯

7、。现要求当一号病室的铵钮按下时，无论其他病室内的按钮是否按下，只有一号灯亮。当一号病室的按钮没有按下，而二号病室的按钮按下时，无论三、四号病室的按钮是否按下，只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时，无论四号病室的铵钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下，而四号病室的按钮按下时，四号灯才亮。试分别用门电路和优先编码器74LS148及门电路设计满足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。74LS148的逻辑图如图P4.9所示，其功能表如表P4.9所示。 输 入输 出1000000000 1 1 1 1 1 1 1 1 0 0

8、 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0表 P4.9 74LS148的功能表解设一、二、三、四号病室分别为输入变量，当其值为0时，表示呼叫按钮按下，为1时表示没有按呼叫铵钮,将它们接到74HC148的输入端后，便在74HC148的输出端得到对应的输出编码；设一、二、三、四号病室呼叫指示灯分别为Z1、Z2、

9、Z3、Z4，其值为1指示灯亮，否则灯不亮，列出真值表，如表A4.9示。表A4.9Z1 Z2 Z3 Z4010011000101011010011011010010111011110001111111100000将该真值表与表P4.9对照可知，在74LS148中应接1，。则 由上式可得出用74LS148和门电路实现题目要求的电路如图A4.9所示。题4.10 写出图P4.10中Z1、Z2、Z3的逻辑函数式，并化简为最简的与-或表达式。74LS42为拒伪的二-十进制译码器。当输入信号A3A2A1A0为00001001这10种状态时，输出端从依次给出低电平，当输入信号为伪码时，输出全为1。解 利用伪码

10、用卡诺图化简，得： 约束条件： 题4.11 画出用两片4线-16线译码器74LS154组成5线-32线译码的接线图。图P4.11是74LS154的逻辑框图，图中是两个控制端（亦称片选端）译码器工作时应使同时为低电平，输入信号A3、A2、A1、A0为00001111这16种状态时，输出端从依次给出低电平输出信号。解 电路如图A4.11所示。当A4=0时，片（1）工作，对应输出低电平；当A4=1时，片（2）工作，对应输出低电平。题4.12 试画出用线-线译码器74LS138和门电路产生多输出逻辑函数的逻辑图（74LS138逻辑图如图P4.12所示，功能表如表P4.12所示）。 表P4.12 74L

11、S138 功 能 表输 入输 出允 许选 择 A2A1A011111111101111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110解 令A=A2，B=A1 ,C=AO。将Y1Y2Y3写成最小项之和形式，并变换成与非-与非形式。用外加与非门实现之，如图A4.12所示。题4.13 画出用4线-16线译码器74LS154（参见题4.11）和门电路产生如下多输出逻辑函数的逻辑图。 解 电路图如图A4.13所示。题4.14 用3线-8

12、线译码器74LS138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。解 设ai为被减数，bi为减数，ci-1为来自低位的借位，首先列出全减器真值表A4.14，然后将Di ，Ci 表达式写成非-与非形式。最后外加与非门实现之。由全减器真值表知： 全减器真值表同理可知 令ai =A2，bi =A1，ci-1=A0。电路如图A4.14所示。题4.15 试用两片双4选1数据选择器74LS153和3线-8线译码器74LS138接成16选1数据选择器。74LS153的逻辑图见图4.4.24，74LS138的逻辑图见图4.4.22。解 见图A4.13

13、。题4.16 分析图P4.16电路，写出输出Z的逻辑函数式，并化简。CC4512为8选1数据选择器，它的逻辑功能表如表P4.16所示。 表P4.16 CC4512的功能表 解 =题4.17 图P4.17是用两个4选1数据选择器组成的逻辑电路，试写出输出Z与输入M、N、P、Q之间的逻辑函数。已知数据选择器的逻辑函数式为解 题4.18 试用4选1数据选择器74LS153产生逻辑函数解 4选1数据选择器表达式为：而所需的函数为 与4选1数据选择器逻辑表达式比较，则令，接线图如图A4.18所示。题4.19 用8选1数据选择器74HC151（参见图4.3.24）产生逻辑函数解 令A=A2，B=A1，C=

14、A0，D=D0D7，将Y写成最小项之和的形式，找出与8选1数据选择器在逻辑上的对应关系，确定D0D7所接信号。 则 如图A4.19所示。题4.20 用8选1数据选择器74HC151（参见图4.3.24）产生逻辑函数解 将Y变换成最小项之和形式。 令A=A2，B=A1，C=A0， 凡Y中含有的最小项，其对应的Di接1，否则接0。如图A4.20所示。题4.21 设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都控制电灯由亮变灭或由灭变亮。要求用数据选择器来实现。解 以A、B、C表示三个双位开关，并用0和1分别表示开关的两个状态。以Y表示灯的状态，用1表示亮，用0表示灭。设ABC=0

15、00时Y=0，从这个状态开始，单独改变任何一个开关的状态Y的状态要变化。据此列出Y与A、B、C之间逻辑关系的真值表。如表A4.21所示。表A4.21ABCYABCY00000110001110100101110010011111从真值表写出逻辑式 取4选1数据选择器，令A1=A，A0=B，D0=D3=C，D1=D2=，即得图A4.21。题4.22 人的血型有A、B、AB、O四种。输血时输血者的血型与受血者血型必须符合图P4.22中用箭头指示的授受关系。试用数据选择器设计一个逻辑电路，判断输血者与受血者的血型是否符合上述规定。（提示：可以用两个逻辑变量的4种取值表示输血者的血型，用另外两个逻辑变

16、量的4种取值表示受血者的血型。） 解 以MN的4种状态组合表示输血者的4种血型，并以PQ的4种状态组合表示受血者的4种血型，如图A4.22(a)所示。用Z表示判断结果，Z=0表示符合图A4.20(a)要求，Z=1表示不符合要求。据此可列出表示Z与M、N、P、Q之间逻辑关系的真值表。从真值表写出逻辑式为其真值表如表A4.22所示。表A4.22MNPQZMNPQZ00000100010001110011001001010000111101110100111000010101101001100111000111111110 令A2=M，A1=N，A0=P，并使D0=D1=D3=D5=Q，D2=，D4

17、=1，D6=D7=0，则得到图A4.22(b)电路。题4.23 用8选数据选择器74HC151（参见图4.3.24）设计一个组合逻辑电路。该电路有3个输入逻辑变量A、B、C和1个工作状态控制变量M。当M=0时电路实现“意见一致”功能（A、B、C状态一致时输出为1，否则输出为0），而M=1时电路实现“多数表决”功能，即输出与A、B、C中多数的状态一致。解 根据题意可列出真值表，如表A4.23所示。以Z表示输出。表A4.23MABCZMABCZ000011000000010100100010010100001101011101000110000101011011011001110101111111

18、11由真值表写出逻辑式为8选1数据选择器的输出逻辑式为将要求产生的函数式化为与数据选择器输出函数式完全对应的形式，得到用74CC151接成的电路如图A4.23。其中A2=A，A1=B，A0=C，D0=，D1=D2=D4=0，D3=D5=D6=M，D7=1。题4.24 用8选1数据选择器设计一个函数发生器电路，它的功能表如表P4.24所示。解 由功能表写出逻辑式 8选1数据选择器的输出逻辑式为将要求产生的函数式化为与数据选择器输出函数式完全对应的形式，得到令A2=S1，A1=S0，A0=A，D0=D7=0，D1=D2=D4=B，D3=D6=1，D5=，即得到图A4.24电路。 题4.25 试用4

19、位并进行加法器74LS283设计一个加/减运算电器。当控制信号M=0时它将两个输入的4位二进制数相加，而M=1时它将两个输入的4位二进制数相减。允许附加必要的电路。解 被加数用A表示，从74LS283的端接入；加数用C表示，从74LS283的端接入。 电路如图A4.25。M=0时，,即S3S2S1S0=A3A2A1A0+C3C2C1C0，此时令即可M=1时，,即S3S2S1S0= A3A2A1A0C3C2C1C0 = A3A2A1A0+C3C2C1C0补此时令即可。为此，将74LS283的进位输入端CI接控制信号M，加数的输入端接一异或门，所接电路图如图JT4-240所示。题4.26 能否用一

20、片4位并行加法器74LS283将余3代码转换成8421的二十进制代码？如果可能，应当如何连线？解 由第一章的表1.5.1可知，从余3码中减去3（0011）即可能得到8421码。 设相加（减）的两个数均为正整数；被加数为，从74LS283的端接入；加数为，从74LS283的端接入；相加时，应使A和C直接相加；相减时，应使A和C的补码相加。本题，=余3码，=0011，要利用74LS283实现，实现原理如下： 于是得到图A4.26电路。题4.27 试利用两片4位二制并行加法器74LS283和必要的门电路组成1位二十进制加法器电路。（提示：根据BCD码中8421码的加法运算规则，当两数之和小于、等于9

21、（1001）时，相加的结果和按二进制数相加所得到的结果一样。当两数之和大于9（即等于10101111）时，则应在按二进制数相加的结果上加6（0110），这样就可能给出进位信号，同时得到一个小于9的和。）解 当两个8421BCD码相加时，每个数都不会大于9（1001），考虑低位的进位，最大的和为9+9+1=19。当用4位二进制加法器74283完成这个加法运算时，加法器输出的是4位二进制数表示的和，而不是BCD码表示的和。因此，必须将4位二进制数表示的和转换成8421BCD码。 （1）和数一览表如表A4.27(a)所示 将019的二进制数和与用8421BCD码表示的和进行比较发现，当和数1001(

22、9)时，二进制码与8421BCD码相同；当数1001时，只要在二进制和上加0110(6)就可以把二进制和转换为8421BCD码的和，同时产生进位输出。这一转换可以由一个修正电路来完成。 （2）修正电路的设计设计修正电路，先列设计一览表，见表JT4-25(b).由表A4-27(b)可写出修正函数用卡诺图化简修正函数，化简过程如图A4.27(c)所示，结果得B2=B1=CO1+A3A1+A3A2 从表A4.27(b)还可看出，两个8421BCD码相加时的进位CO等于A2或A1。根据式A4.27b和上述分析画电路图，如图A4.27(d)所示。题4.28 若使用4位数值比较器74LS85（见图4.4.

23、32）组成10位数值比较器，需要用几片？各片之间的应如何连接？解需要用三片。根据CC14585的功能表，各片之间的连接方法如图A4.28所示。题4.29 试用两个4位数值比较器组成三个数的判断电路。要求能够判别三个4位二进制数A(a3a2a1a0)、B(b3b2b1b0)、C(c3c2c1c0)是否相等、A是否最大、A是否最小，并分别给出“三个数相等”、“A最大”、“A最小”的输出信号。可以附加必要的门电路。解 如图A4.29所示。 题4.31 若将二一十进制编码中的8421码、余3码、余3循环码、2421码和5211码分别加到二十进制译码器74HC42（见图4.3.11）的输入端，并按表1.

24、5.1的排列顺序依次变化时，输出端是否都会产生尖峰脉冲？试简述理由。解 在这几种二十进制编码中，只有将余3循环码加到74LS42的输入端、并令其按表1.1.1的状态排列顺序变化时，不会在输出端产生尖峰脉冲。因为每次输入状态变化时，任何一个与门的4个输入当中仅可能有一个改变状态，所以不存在竞争冒险现象。题4.32 试分析图P4.32 电路当中A、B、C、D单独一个改变状态时是否存在竞争-冒险现象？如果存在竞争-冒险现象，那么都发生在其他变量为何种取值的情况下？解 写出Y的逻辑表达式：根据“只要输出端的逻辑函数在一定条件下能化简成或，则必然会出现竞争冒险现象”的方法可知：当B=0，C=D=1，A发生变化时； 当A=0，B=D=1，C发生变化时；当A=D=1，C=0，B发生变化时； 当A=0，B=X，C=1，D发生变化时；当B=1，D=0，A=X，C发生变化时； 当A=1，B=0，C=1，D发生变化时；电路均会产生竞争冒险现象。如有侵权请联系告知删除，感谢你们的配合！