主从D触发器035综述.docx

1、主从D触发器035综述苏州市职业大学实习（实训）说明书名称 主从D触发器0.35 m工艺版图设计2014年9月1日至2014年9月5日共1周院 部 电子信息工程学院班 级 12微电子技术1班姓 名 陈冬丽 院 长 张 欣系 主 任 陈伟元指导教师 吴尘 校外指导教师 徐静第一章 绪论 11.1版图设计基础知识 11.1.1设计流程 11.1.2设计步骤 11.1.3 设计规则及验证 21.2 标准单元版图设计 21.2.1标准单元版图设计简介 21.2.2标准单元版图设计的意义 21.2.3标准单元版图设计的优点 2第二章 D 触发器介绍 32.1D 触发器简介 32.1.1触发器的分类 32

2、.2 主从 D 触发器的介绍 4第三章 0.35um 工艺主从 D 触发器的设计 63.1主从 D 触发器电路图的设计步骤及电路图 63.2主从 D 触发器版图的设计步骤及电路图 73.3DRC 及 LVS 验证方法及结果 8第四章 心得体会 9参考文献 10第一章 绪论1.1版图设计基础知识版图是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形， 包含 了集成电路尺寸大小，各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根 据版图来制造掩膜。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己 的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供

3、的 规则以后，才能开始设计。版图在设计过程中要进行定期的检查，避免错误的积累而导 致难以修改。很多集成电路的设计软件都有设计版图的功能 。1.1.1 设计流程版图设计是创建工程制图的精确的物理描述的过程， 而这一物理描述遵守由制造工 艺、设计流程以及仿真显示为可行的性能要求所带来的一系列约束。1.1.2设计步骤1、首先市场部通常会详细说明需要开发的产品。2、下一步是规定设计的结构或者行为。电路设计工程师规定芯片的结构来满足市 场需求。3、系统仿真由一组设计师完成。这组设计师会对将要集成在最终芯片中的各个单 独模块进行定义和验证。4、版图设计由版图设计师完成。他们的工作包括放置多边形，对于所有的

4、模块， 利用电路组生成的电路图来实现晶体管、基底连线、连线等。拿去大规模生产的最终设 计是整个芯片的版图。5、在第一块晶圆制造出来后，测试工程师组成就要开始尝试测试芯片，首先，他 们将检查工艺参数是否在可以接受的允许误差范围内。 下一步是使用工程测试仪来测试 芯片，以便于找出所有的违规，并尝试在现场解决这些问题。6、在改正所有的错误后，芯片就要开始批量生产并流入市场 1.1.3 设计规则及验证版图设计的好坏， 其功能正确与否， 必须通过验证工具才能确定。 版图的验证通常 包括三大部分：设计规则检查（DRC、电学规则检查（ERC和版图与电路对照（LVS 只有通过版图验证的芯片设计才进行制版和工艺

5、流片。1.2标准单元版图设计1.2.1标准单元版图设计简介标准单元也叫宏单元。 它将电路设计中可能会遇到的所有基本逻辑单元的版图按照 最佳设计的一定的外形尺寸要求精心绘制好并存入单元库中。实际设计电路时，只需从 单元库中调出所要的元件版图，再按照一定的拼接规则拼接，留出规则而宽度可调的布 线通道，即可顺利的完成整个版图的设计工作了。1.2.2标准单元版图设计的意义采用标准单元设计集成电路时， 只需要调用各单元的拓扑版图即可， 因为拓扑版图 的简单外形大大压缩了数据的处理量，并有助于设计者的直观检查，在经过了自动布局 布线的处理之后，在进行一次数据转换。所有的库单元设计在入库时都必须进行严格的

6、设计规则检查和电连接性检查，保证其万无一失的正确性和可靠性。1.2.3标准单元版图设计的优点1、需要全套掩膜版，属于定制设计方法；2、门阵列方法：合适的母片，固定的单元数、压焊块数和通道间距；3、标准单元方法：可变的单元数、压焊块数、通道间距，布局布线的自由度增大；4、较高的芯片利用率和连线布通率；5、依赖于标准单元库，SC库建立需较长的周期和较高的成本，尤其工艺更新时。第二章D触发器介绍2.1 D触发器简介触发器是具有记忆功能的基本逻辑单元， 触发器有两个基本特性：（1）它有两个稳 定状态，可分别用0和1来表示（2）在输入信号的作用下，触发器的两个状态可以相 互交换，输入信号消失后，以转换的

7、状态可以长期保存下来，这就是 D触发器具有记忆功能。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号，如果在 CP高电平期间输入端出现干扰信号，那么就有可能是触发器的状态出错，而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可 能性就降低了。2.1.1触发器的分类根据逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和T触发器等。 根据触发方式不同：电平触发器、边沿触发器和主从触发器等。根据电路结构不同：基本 RS触发器，同步触发器、维持阻塞触发器、主从触发器 和边沿触发器等。2.1.2触发器有三个基本特性：1、有两个稳态，可分别表

8、示二进制数码 0和 1，无外触发时可维持稳态；2、外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来， 这就使得触发器能够记忆二进制信息，常用作二进制存储单元。3、有两个互补输出端。2.1.3触发器的两个稳定状态通常用Q端的输出状态来表示触发器的状态。1态：Q=1, Q = 0记Q=1,与二进制数码的1对应。0 态：Q=Q Q = 1记Q=Q与二进制数码的0对应。2.1.4触发器的逻辑功能描述：特性表、激励表（又称驱动表） 、特性方程、状态转换图和波形图（又称时序图）2.1.5同步触发器同步触发器（时钟触发器或钟控触发器）：具有时钟脉冲CP控制的触发器。CP ：控制时序电路

9、工作节奏的固定频率的脉冲信号，一般是矩形波。同步：因为触发器状态的改变与时钟脉冲同步。同步触发器的翻转时刻：受CP控制。触发器翻转到何种状态：由输入信号决定。2.1.6主从触发器1、主从触发器与边沿触发器同样可以克服空翻。2、结构：主从结构。内部有相对称的主触发器和从触发器。3、触发方式：主从式。主、从两个触发器分别工作在 CP两个不同的时区内。总体效果上与边沿触发方式相同。状态更新的时刻只发生在 CP信号的上升沿或下降沿。4、优点：在CP的每个周期内触发器的状态只可能变化一次，能提高触发器的工作 可靠性。主从触发器是在同步RS触发器的基础上发展出来的。各种逻辑功能的触发器都有主从触发方式的，

10、 即:主从RS触发器、主从JK触发器、主从D触发器、主从T触发器、主从T触发器。2.1.7边沿触发器边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生 翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。边沿触发器主要有维持阻塞D触发器、边沿JK触发器、CMO边沿触发器等。2.2主从 D 触发器的介绍1、主从触发器的结构下图所示。它由两个背靠背的锁存器来构成，很自然的称为 主和从。当时钟信号为高时，主触发器就读取输入数据。同时，中间的反相器确保从触 发器的时钟是低电平，以使得从触发器在主触发器的值改变的时候能够保证输出值稳 定。在时钟信号变低之后，从触发器的时

11、钟为高电平，数据值就直接传递，但是这时候 主触发器就给它一个稳定的输入。当时钟信号从 0变到 1，从触发器会在主触发器的值改变之前保存数据。边沿触发器增加了其他电路，使触发器的状态只在时钟边沿时发生 变化相反，主从触发器只在时钟保留有效时，它对输入很敏感。2、下图给出了 D型主从触发器的电路图，它由 D型的准静态锁存器来构成。它的 基本电路如下图所示，就是每个锁存器需要采用准静态锁存器来代替。3、主从D触发器的仿真波形第三章0.35um工艺主从D触发器的设计3.1主从D触发器电路图的设计步骤及电路图创建库与视图：labl中创建的库与视图如果仍存在，则没有必要再行创建，直接调用即可。在icfb

12、中选择File open,在弹出窗口中选择如下：Library Name : chenO1 Cell Name : dffView Name Schematic点击OK打开Schematic Editing 的空白窗口。以下步骤为创建库与视图的过程。1、 在命令解释窗口 icfb 中，依次选择File New Library，打开New Library 窗口。2、 在NewLibrary 窗口中，Name栏输入库文件名dff （可以自定义），右侧工艺文 件（Techn ology File ）栏中，选择最下方的 Don t need a techfile ，点击窗口左上 角的OK3、 在 ic

13、fb 中，选择 file new cellview，打开 Create NewFile 窗口。 在 Create NewFile 窗口中，Library Name选取为 dff （与刚才定义一致），Cell Name设 置为 D, View Name选取为 Schematic，Tool 栏选取为 Composer-Schematic，点击 OK 弹出Schematic Editing 的空白窗口。3.2主从D触发器版图的设计步骤及电路图1、 在ICFB中，选择File Open参数设置如下：Library Name: 01 Cell Name :dff View Name : layout点击

14、OK打开design的空白窗口，以下编辑将实现 D版图结构如图所示2、 在LSW窗口中，选择GT作为当前编辑层。3、 绘制多晶硅栅体。4、 在LSW窗口中， 选择AA作为当前编辑层，选择用以绘制有源区。5、 选择按盲键k，在设计窗口中加入Ruler，以便精确控制版图尺寸。6、 按 shit+k,关闭 Ruler。7、 选择CT层，打孔。8、 选择SN或者SP选择层包围有源区。9、 选择M1层画电源线。10、 最后选择NW昙，把pmos包围起来。: I| Cali-3.3DRC及LVS验证方法及结果1、点击 calibre Run DRC 进入 DRC验证，点击 Rules，选择 035um_d

15、esign_file drc SmicDR3P_cal035_mix_p2mt3_poly.drc,然后点击 Run DRC1無.LU 3. VJl* Wifl-| 口| 口 fw irr| 1 1 卜 口ir P- 亞 口 nrrO c Mtn1 1 C AIIHi1 1 i jwc II G IuvS | Ol (- 2、点击 Calibre Run LVS,进入 LVS验证，点击 icfb File Export CDL进入 VIRTUOSO点击library browser,选择dff的电路图。回到LVS验证界面，点击RULES 选择 035um_design_file lvs Smi

16、cDR3P_cal035_mix_p2mt3_poly.lvs,点击 in puts netlist, 选择dff.lvs, 点击view，进入编辑界面进行修改，点击 RUN LVS进行验证。第四章 心得体会开学就开始实训并且还要上课，所以一整个礼拜都感觉排的满满，习惯了暑假的松 散，一开学就如此还真有点不适应。IC是上学期学的，本来就觉得这门学科对于我有点 难，我做事并不是太追求完美，也不是特别细心的，但这门学科确实连一点失误都不能 有的，一旦出错，后面的检查就通不过，若通不过就必须慢慢检查。在本次实训中，先开始画电路图比较轻松，并不是很难，画完电路图就要画版图， 版图比较复杂， 线拐来拐去

17、， 想想都是很令人头疼， 说实话， 要是没有人一起讨论的话， 我还真是完成不了。好不容易画完，就必须要进行 DRC验证，接着而来的问题也变得很 多了，看到那些错误也只能一个一个的更改了。好不容易 DRC佥证通过，就又要面对令 人更加头疼的LVS验证了，这是电路图与版图的对照，如果有一方不对的话验证就不会 通过，在最后因为别人的帮助也顺利的通过了回顾起此次实训中，至今我仍感慨颇多，可以说得是苦多于甜，但是可以学到很多 很多的的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没 有学到过的知识。通过这次实训使我懂得了理论与实际相结合是很重要的，只有理论知 识是远远不够的，只有把所

18、学的理论知识与实践相结合起来，从理论中得出结论，才能 真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇 到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同 时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握 得不够牢固通过这次实训之后，一定把以前所学过的知识重新温故。所以非常感谢老师这次给我们这次实训，给了我挑战自己的机会，做什么事都应该 大胆的尝试！积极的心态是弥补自信心不足的最佳途径，面对难题，可能凭自己的实力 解决不了，即便如此，也要积极投入，往往在全身心投入时，所有问题都迎刃而解！参考文献1、集成电路版图设计实战教程基于 Laker 工具 吴尘 李亮2、CMO数字集成电路一一分析与设计