课程设计报告.docx

1、课程设计报告1、课程设计任务与要求设计实现一个适用于2ASK信号性能分析地基于FPGA的2ASK调制信号生成电路，用模拟器件设计一个解调电路，主要考虑技术性能和实现方法。具体指标如下：1产生周期为15bit长的随机序列；2码元速率39.0625kbps；3载波频率156.25kHz。4系统时钟频率20MHz。5数模转换器幅度量化为12bit。6. 系统采样频率5MHz。2、调制部分设计过程1 2ASK调制原理2ASK 是数字调制技术的基础，是一种实用的二进制振幅监控方式。2ASK调制解调器系统框图如图（1）所示：图（1）2ASK调制解调器系统振幅键控是正弦载波的幅度随数字基带信号而变化的数字调

2、制。当数字基带信号为二进制时，则为二进制振幅键控。设发送的二进制符号序列由0，1序列组成，发送0符号的概率为P，发送1符号的概率为1-P，且相互独立。该二进制符号序列可表示为：其中是二进制基带信号的时间间隔，g(t)是持续时间为的矩形脉冲，则二进制振幅键控信号可表示为：2ASK调制器波形图如图（2）所示：图（2） 2ASK调制原理与波形本次试验采用“数字键控法”实现2ASK调制部分，原理框图如图（3）所示：图（3）实验原理框图2 调制部分数据分析计数器前的分频器产生的信号频率应为采样频率5MHz，则其分频倍数为20MHz/5MHz=4；m序列发生器前的分频器产生的信号频率应为39.0625KH

3、z，所以其分频倍数为20MHz/39.0625KHz=512；由于采样频率为5MHz，而载波频率为156.25KHz，则一个正弦周期内的采样点数应为采样频率/载波频率=5MHz/156.25KHz=32。由于数模转换器幅度量化为12bit，所以寄存器的位宽为12位。3 调制部分实验过程首先根据设计原理框图和数据分析搭建仿真电路图并设置参数，具体如图（4）所示：图（4）调制仿真电路图其中，时钟信号clk由课程设计指标得，仿真时设20MHz时钟分频；计数器counter使用Quartus中的lpm_counter器件实现，设置计数器为0,.,4共5位，具体如图（5）所示：图（5）计数器仿真电路图寄

4、存器rom使用Quartus中的lpm_rom器件实现，具体如图（6）所示，“载波”部分采样方法如下：假设正弦波的一个周期由32个采样点组成，正弦波一个周期为0360，则每隔11.25进行一次采样。由于寄存器不能存储负值，需要叠加一个直流分量，因此首先将这些数转换为正整数，即每一个数分别加+1，再将这些数乘以2047。将这些载波的正弦波样本值存放在ROM中，就可以读取它了。：图（6）寄存器仿真电路图4分频器：编程实现，具体程序如下：module fenpin4(clk_out,clk_in);output clk_out;input clk_in;reg 1:0 cnt;reg clk_out

5、;parameter N=4;always (posedge clk_in )beginbegin if(cnt=N/2-1) begin clk_out = !clk_out; cnt=0; end else cnt = cnt + 1; endendendmodule512分频器：编程实现，具体程序如下：module fenpin512(clk_out,clk_in);output clk_out;input clk_in;reg 9:0 cnt;reg clk_out;parameter N=512;always (posedge clk_in )beginbegin if(cnt=N/

6、2-1) begin clk_out = !clk_out; cnt=0; end else cnt = cnt + 1; endendendmodule开关latch由编程实现，当gate为1即m序列输出为1时，输出data即Rom中存储的正弦波采样值；当gate为0即m序列输出为0时，输出0.具体程序如下:module latch1(data,gate,q);input 11:0data;input gate;output 11:0q;wire 11:0q;assign q11:0=gate?data:0;endmodule4 调制仿真波形及结果分析最终的仿真波形图如图（7）所示，当m序列

7、输出为“0”时，输出的2ASK信号波形出现倾斜，这是由于当m序列输出为“1时寄存器总是从“0”开始采样，而由于平移导致每次开始采样值不是从0开始，属于正常现象，所以此次设计输出的2ASK信号符合预期，仿真结果正确。图（7）仿真波形图将调制部分烧录在FPGA板子上，在示波器上观察波形，得到的波形如图（8）、图（9）所示，二进制振幅键控信号频谱的主瓣频率范围为（fc-fs,，fc-fs），峰值在载波频率fc处。由图可以看出，2ASK调制信号波形正确，频谱最高点对应的频率值在157.5KHz左右，与载波频率156.25KHz接近。图（8）155KHz下调制频谱图图（9）157KHz下调制频谱图3、

8、解调部分设计过程1 解调仿真电路与理论分析解调部分我们首先使用multism软件进行仿真实验，正确后再在面包板上搭建电路，进行实际操作，具体解调仿真电路图如图（10）所示。图（10）解调仿真电路图本次课程设计解调部分采用二极管峰值包络检波器进行解调。它由一个二极管和RC低通滤波器组成，输入回路提供信号源，在超外差接收机中，检波器的输入回路通常就是末级中的输出回路。RC电路有两个作用：一是作为检波器的负载，其两端产生调制频率电压；二是起到高频电流旁路作用。因此RC电路必须满足由于=2f，fc=156.25 kHz, = 39.0625 kbps，所以本次试验RC的取值范围为1.0191*10(-

9、3)ms4.076*10(-3)ms。由上述理论值我们一开始选取R1为2K，C1为1000PF，其乘积结果正好处于上述理论值中间。仿真结果如图（11）所示：图（11）解调仿真结果波形图2 实际解调电路按照解调仿真电路图搭好面包板，如图（12）所示，连接好电源，将程序烧录在FPGA板子上，在示波器上没有看到解调的输出波形，经老师提醒原来是因为面包板中间有一部分为断开的，我们将断开部分连接后，在示波器上仍然没有解调的输出波形，经研究分析是因为FPGA芯片输出的调制信号幅度太小，经解调电路滤波后，剩下的信号太弱，解调输出波形就没有了，因此我们在包络检波器前再加一个LM358器件，并采用12V双电源供

10、电，对已调信号进行放大后再进行解调。这样在示波器上就显示出了波形如图（13）所示，但是波形不正确，经分析这是由于放大器本身的自激问题，为了避免自激，所以我们加两个电解电容，滤除噪声、避免产生自激。通过上述改进措施，最终我们的面包板连线如图（14）所示。再次连接示波器波形图如图（15）所示，在某些时刻已调信号为0时，判决输出为1，出现了连码现象。这是因为RC过大，放电速度过慢，0码较短，放电不完全时下一个1码已经到来，因此本该被判为0的时刻被判为1.我们可以通过减小R1或C1的值来加快放电速度。经过测试，我们最终确定将R1的值由原来的2K换成1K，连码现象消失，得到解调波形如图（16）所示，但是

11、此时R1C1的值为1x10-6s，并不在理论分析的范围内。所以理论与实际存在偏差很大，在实际操作中的取值为0.3RC0.7RC，我们不能一味相信书本知识，要将书本知识联系实际，才会对知识理解的更加透彻。观察图形，我们的解调波形还是存在一些小问题，解调的每次输出不都是方波，研究发现我们可以对此时的判决结果用进行二次判决，使解调输出波形更完美，具体改进方案见图（17）。图（12）原始面包板连线图图（13）自激现象图（14）改进后的面包板连线图图（15）连码现象图（16）课设结果图（17）改进方案4、心得体会脚踏实地，认真严谨，实事求是的学习态度是我在这次设计中最大的收益。开始我们对实际实验操作的一

12、些规范不是很清楚，犯了一些很低级却又很重大的错误，比如连线时有短路电路，差点把电源短路了，索性电脑有自我保护措施，还有面包板中间有一部分是断开的我们却不清楚，作为一名大四即将毕业的学生，我们仍然再犯这些错误，我深刻的意识到了我们在实际操作的这方面的能力有待大幅度提高。同时，实验结果与课本上的知识存在很大的偏差，所以我们对于书本知识要报以怀疑态度，不能全信书本知识，要讲理论知识结合实际经验，才能将知识学以致用。我想这是对我实际能力的一次提升，也会对我未来的学习和工作有很大的帮助。在这次课程设计中也使我们的同学关系更进一步了，同学之间互相帮助，有什么不懂的大家在一起商量，听听不同的看法对我们更好的理解知识，所以在这里非常感谢帮助我的同学。在此更要感谢我们的指导老师，是他的细心指导和关怀，使我们能够完成此次课程设计。老师的严谨治学态度、渊博的知识、无私的奉献精神使我深受启迪。从尊敬的导师身上，我不仅学到了扎实、宽广的专业知识，也学到了做人的道理。在此我要向我的导师致以最衷心的感谢和深深的敬意。