信号优先判断电路设计.docx

1、信号优先判断电路设计1 设计任务描述1.1 设计题目：信号优先判断电路1.2 设计要求1.2.1 设计目的(1) 掌握信号优先判断电路的构成、原理与设计方法；(2) 熟悉集成电路的使用方法。1.2.2 基本要求(1) 要求实现四路信号的最优先识别一路信号动作后，其余三路信号无效； (2) 某路信号到达后，指示该路信号到达的独立灯光发光，警报器1发声，并用数码管显示优先到达信号的通道号；(3) 公共通道号显示。 (4) 信号到达一分钟后，如未作复位处理，则报警器2发声，要求报警器1、2的声音不同。1.2.3 发挥部分(1) 七通道信号输入。(2) 开关至开始后主二极管亮，开始抢答计时60秒没有信

2、号输入自动锁存，信号输入将无效。 (3) 有信号输出后，倒计时60秒，并用数码管显示。 2 设计思路经过几天的思索与研究，如下是我的设计思路。信号优先判断电路正如其名优先判断是关键是这次设计的灵魂。于是我首先从这里入手，先让我的电路具有优先判断的功能再就是锁存与译码显示的功能。我查找资料终于选定了我想用的74LS373八D锁存器。其原理时，当八路锁存器74LS373的LE端为高电平时，锁存器输入端（1D、2D、3D、4D、5D、6D、7D、8D）的电平能直接送到相应的输入端（1Q、2Q、3Q、4Q、5Q、6Q、7Q、8Q）,当S端由高电平变到低电平时，锁存器锁存，即输入端电平不能送到输出端，各

3、输出端保持锁存前的电平。而且该电路也可作数字集成电路应用的一个范例，来作为学习使用数字集成电路之用 ,设计要求在60秒没有复位的情况下电路要有报警的功能，我用了一个555定时器和两个计数器来实现此功能。由555来提供时钟脉冲，当倒计时器从60到00时报警器发声。另外由于要求信号输入时的报警声音与未复位发出的警报音不同，所以接这两个555的电阻阻值应该不同。同时我还设计了一个开关至开始后60秒无信号输入自动锁存，之后信号输入无效功能，我同样时用的是555来提供时钟脉冲，到计数器到60时使其输出0加到LE端,使其自动锁存。 3 设计方框图 4 各部分电路设计及参数计算4.1信号优先判断电路的设计

4、4.1.1 主体电路的设计 图 4.1信号优先判断电路的主干电路4.1.2七路抢答器电路工作原理: 1.输入锁存 当八路锁存器74ls373的 LE 端为高电平时，锁存器输入端 (2D-7D)的电平能直接送到相应的输出端2Q-8Q当LE端由高电平变到低电平时，锁存器锁存，即输入端电平不能送到输出端，各输出端保持锁存前的电平.先将开关 K 置于2，此时 74LS373 的LE端为高电平，其各输入端的高电平直接送到各相应的输出端， 从而使八输入端与非门74LS373 的八个输入端均为高电平，导致其输出为低电平，经非门后变成高电平，再由或门送到 74LS373 的LE 控制端，然后将开关K 置于1，

5、这时由于或门的另一输入仍为高电平，故S控制端仍保持高电平，当七个按钮开关AN1-NA7 中有一个先按下时，其对应的 D 端变为低电平，此低电平经锁存器送到相应的Q 输出端，这时74LS373的七个输入端中因有一个端变低电平，所以它的输出端变为高电平，经非门和或门后，使LE控制端由高电平变成低电平，74LS373 执行锁存功能，如果这时 还有按钮按下，锁存器对应的输出端电平也不会变.2.编码和译码显示CD4532为输入高电平有效和输出高电平有效，即当I0端为高电平而其它输入端为低电平时，输出端Y2,Y1,Y0均为低电平，I1端为高电平而其它输入端为低电平时，Y2,Y1端均为低电平，Y0 端为高电

6、平，以此类推锁存在锁存器输出端的低电平由非门转换成高电平送到CD4532，由 CD4532进行编码，编成的二进制代码电平，送到BCD码七段译码驱动器74HC4511再由74HC4511输出端送出驱动电平驱动共阴极七段数码管显示相应的数字，如Q1端为低电平时，显示1;Q4端为低电平时，显示4，当八个按钮开关都不按下时，由于锁存器的各输出端均为高电平，经非门后使74HC4511的熄灭控制端得到低电平，因此数码管不显示. 4.2 报警电路的设计 由555定时器和三极管构成的报警电路如图11、4所示。其中555构成多谐振荡器，振荡频率fo143（RI2R2）C，其输出信号经三极管推动扬声器。PR为控制

7、信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。PR由控制栅栏关闭的信号控制，即当栅栏关闭时，报警器一直发出报警声音，栅栏打开，声音停止。 4.3秒信号产生电路设计及其参数计算 4.3.1 秒信号产生电路设计本电路中的振荡器是由555定时器构成的多谐振荡器。4.3.2秒信号产生电路参数计算参数标注如图4.1所示，555振荡器电路的振荡周期可由下式估算：T=t1+t2=1 mst1=0.7(R1+ R2)C1t2=0.7R2C1f=1/T=1/ t1+t2=1.43/(R1+ 2R2)C14.4计数译码显示电路4.4.1计数译码显示电路设计图图 1. 正计时电路图 2.正计时电路4.4.

8、2 倒计时电路设计图4.4.3 倒计时电路分析 60s减法器 60s减法器计数采用74LS192设计。74LS192是十进制同步加法/减法计数器，采用8421BCD码编码，具有直接清零、异步置数功能。当LD=1，CR=0,CPU=1时，如果有脉冲加到CPD端，则计数器在预置数的基础上进行减法计数，当计数到0（0000）时，BO端输出错位下降沿跳动脉冲。由此设计出60进制减法器。当有输出信号时，开始进行减法运算。如果在递减60秒过程中总开关复位，没有了输出信号，经过非门使CR得到高电平，计数器清零。若没有复位，递减60秒后，计数到0000 00004.4.4 正计时电路设计图4.4.5 正计时电

9、路分析十进制上图是由555定时器和两个计数器组成，555定时器来提供时钟脉冲，这里用555定时器组成的多谢振荡器，其频率f=1.43/(R1+2R2)CR1=71K R2 =36K C=0.01uFf=1.43/(71000+2*36000)0.01=60S计数器是由一个74LS390集成块构成。在计数之前要先将两组计数器接成8421码二十进制计数器，然后将它们级联接成一百进制计数器。在此基础上，借助与门译码和计数器异步清零功能将B的QB、QC分别接入与门的输入端。当Ka开关至开始时开始计数，在第六十个计数脉冲作用后，计数器输出为0110 0000状态（数为60），QB、QC同时为一时，使与非

10、门输出低电平。连与门至74LS373的LE端使其锁存。当Ka开关至复位时，此时输入为高电平，因为CR为高有效，所以此时计数器清零。其能是当开关至开始后60秒无信号输入自动锁存，之后信号输入无效。4.4.6译码和显示电路 共阴显示器4.4.7计数译码显示电路分析译码器由74HC4511构成，当输入8421BCD码时输入高电平有效用以驱动共阴极显示器。当输入为10101111六个状态时，输出全为低电平，显示器无显示。该集成显示译码器设有三个辅助控制端LE、,以增强器件的功能。1. 只有当=1时才能工作。当=0时处于测试状态显示8形。2. 当=1且=1时，才显示输入的数值。3. LE 锁存使能。当=

11、1不锁存，当LE从0跳到1时输入码被锁存。 5 工作过程分析 本次设计的信号优先判断电路，能实现对输入信号的优先判断并且锁存的功能。当总开关至开首后，灯亮，表示可以开始抢答。当有一个信号输入时，首先通过八路锁存器判断出优先到来的信号，并对其它通道屏蔽。同时报警器1发声，对应通道号的发光二极管发光。七段显示译码器显示输入信号的通道号。当信号输入60秒后，但没有让控制开关复位时，报警器2发声。报警器1和报警器2 发出的声音是不同的。声音时间长短由开关控制。当按动复位开关后，计数器做清零处理以便进行下一次的判断。 若开关至开始60秒后无信号输入，八路锁存器锁存，对其它通道屏蔽。 6 元器件清单名称数

12、量说明7 4 L S 3901计数器7 4 LS3731八路锁存器CD45321优先编码器74HC451112七段显示译码器5G5 5 54多谐振荡器74LS1922十进制可逆计数器74LS1924543BD12七段显示译码器电阻若干510电阻271 k电阻236 k电阻16k电阻17 k电阻13 k电阻12.5 k发光二极管8BS2017 主要元器件介绍 7.1 八路锁存器 74LS373 7.1.1 74LS373的器件与功能真值表1.八路数码锁存器74LS3738路锁存器74LS373(a) 外引脚图 (b) 逻辑符号2.8路锁存器74LS373功能表7.1.2功能1.为三态控制端（低电

13、平有效）当=1时，8个输出端1Q8Q均为高阻态；当=0时，8个输入数据1D8D能传输到输出端2.C为锁存控制输入端，送术脉冲CP从C端加入。C=0时，保持数据（锁存）；C=1时，接收输入数据。7.2 CD4532与简单功能介绍 7.2.1 引脚图 7.2.2 CD4532的功能真值表与简单功能介绍输入输出EII7I6I5I4I3I2I1I0 Y2 Y1 Y0 GS EO L X X X X X X X X L L L L L H L L L L L L L L L L L L H H H X X X X X X X H H H H L H L H X X X X X X H H L H L H

14、 L L H X X X X X H L H H L H L L L H X X X X H L L H L H L L L L H X X X L H H H L H L L L L L H X X L H L H L H L L L L L L H X L L H H L H L L L L L L L H L L L H L7.2.3 功能介绍当EI=1时，编码器工作；当EI=0时禁止工作，此时无论输入什么，都输出0，且GS和EO均为0GS的功能，当EI为1时，且至少有一个输入端有高电平信号输入时，GS为1 否则为07.3 74LS390功能简介：7.3.1芯片引脚图 74LS390芯片

15、引脚图如图所示，74LS390芯片内有两组计数器，每组计数器中有两个计数器（一个二进制、一个五进制），共有4个计数器。它们可以单独计数，清零信号是共用的，异步清零高电平有效，即RD=1清零。A、B为时钟脉冲信号入端，DCBA为输出端。该计数器可以根据不同的输入与输出的选择组成三种进制的计数器。1）二进制计数器：A端输入脉冲信号，QA端输出。2）五进制计数器：B端输入脉冲信号，QD、QC、QB输出。3）十进制计数器：有两种方法可以组成十进制计数器。 一种是8421码加权计数器：QA与B连接，A端输入脉冲信号，QD、QC、QB、QA输出。 一种是5421码加权计数器：在实现五进制计数器工作的状态下

16、，将QD输出信号再反馈送入A端做二进制计数器脉冲信号，这时，对于B脉冲信号入，QA、QD、QC、QB就构成了5421码十进制计数器输出。 7.4 十进制可逆计数器74LS192引脚图管脚及功能表74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图1 74LS192的引脚排列及逻辑符号（a）引脚排列 (b) 逻辑符号其功能表如下：COUNTCLRLOAD功能UPDOWNHLH加计数HLH减计数XXHX清除XXHL数据置位表1 74LS192的功能表7.5 5G555定时器7.5.1 引脚图功能表输入输出阀值输入VccVcc触发输入Vcc

17、Vcc复位0111输出010不变放电管T导通截止导通不变7.5.2 各引脚功能1脚：外接电源负端VSS或接地，一般情况下接地。2脚：低触发端3脚：输出端Vo4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。6脚：TH高触发端7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 16V，CMOS型时基电路VCC的范围为3 1

18、8V。一般用5V。 7.5.3 5G555内部电路方框图： 内部含有两个电压比较器，一个分压器，一个RS触发器，一个放电晶体管和一个功率输出级。小 结 经历一星期的电子设计，感觉忍不住要长出一口气。我们组的5位成员数日来，为了这个设计可谓废寝忘食，日落不息。将所有的时间均奉献给了这个设计。结果怎样已然不再重要，在这几日里，我们经历了理论上成功的狂喜、制图丢失后的绝望、陷入困境时的不知所措，重新投入的振作。这样的设计是无法孤军作战的，只有通力合作才有可能成功。5位成员在数日里的朝夕相伴中培养出了无与伦比的默契和深厚的友谊。由于第一次次去机房比较晚，结果没有空余的电脑可供使用，只好去网吧作图，之后

19、我们商量，决定早上7点到机房。次日我们陆续到达。途中数次感叹，早晨的空气真好。除此之外，我们掌握信号优先判断电路的构成、原理与设计方法与书本以外的电子技术知识，熟悉集成电路的使用方法，培养了专心致志的学习习惯，懂得了相互之间的理解与体谅，可谓获益匪浅。一周的课程设计结束了，它让我从课本中真实的走了出来，给我带了几分兴奋，几分焦灼，还有几分期待和收获。因为我的盲目和知识的局限，让我在原理图上吃了许多的亏，心中不由的想到，幸好我是在实习中，不然到了工作，想这样的做法不仅成为大家的笑柄，还会给施工带来巨大的麻烦，给支出带来巨大的负担。同时，这也给了我很大的启发，让我有了更多更好的新思路，在这之后能让

20、我画出更好的图纸和更多的功能。这样的启发能让我在将来的设计中，铺平道路，为我们以后的生活、工作打下坚实的基础这一周的设计终于落下了帷幕，虽然只是一周，但让我真的学到了不少受益终生的知识和认识，它不仅丰富了我的知识，更让我看到了实际上的应用。在我的成长之路上留下了深深的脚印。 致 谢本人在次特意感谢沈阳工程学院给了我这次宝贵的设计机会，让我实现了心中的梦想，还要感谢我的设计老师们，是他们让我把梦放飞，是他们的教育让我有了新的认识，是他们把我从课本中拉了出来，让我有了生活上的真实感觉，是他们告诉我：我不仅仅是沈阳工程学院的学生，我同时也是今后社会的贡献者，也是能为国家做出贡献地有用的人。感谢老师对我们的教育与辅导，让我们有了这次设计的机会，使我们的只是在实际上的应用。感谢老师！ 参考文献1 孙余凯、吴鸣山、项绮明 等编.555时基电路识图.北京.电子工业出版社.20062 康华光 电子技术基础数字部分.高等教育出版社20053 董平.电子技术实验.北京.电子工业出版社.20034 毕满清.电子技术实验与课程设计.机械工程出版社.20055 付植桐.电子技术.北京.高等教育出版社.20046 戴士弘.模拟电子技术实验与实习.北京.电子公寓出版社.19987 侯大年.数字电子技术.北京.电子工业出版社.1999 附 录 A1 逻辑电路图附 录 A2 实际接线图