《数字电路设计实训》实验指导书.docx

1、数字电路设计实训实验指导书word 格式数字电路设计实训实验指导书编写人：*审核人：*延边大学工学院电子信息通信学科. .word 格式一 、基础实验部分实验一 门电路逻辑功能及测试 1实验二 组合逻辑电路（半加器、全加器及逻辑运算） 5实验三 R-S,D,JK 触发器 9实验四 三态输出触发器，锁存器 12实验五集成计数器及寄存器 1 5实验六译码器和数据选择器 1 8实验七555 时基电路 21二 、选做实验部分实验八时序电路测试机研究 26实验九时序电路应用 29实验十四路优先判决电路 31三、创新系列（数字集成电路设计）实验部分实验十一 全加器的模块化程序设计与测试 33实验十二 串行

2、进位加法器的模块化程序设计与测试 35实验十三 N 选 1 选择器的模块化程序设计与测试 36. .word 格式实验一 门电路逻辑功能及测试一、实验目的1. 熟悉门电路逻辑功能2. 熟悉数字电路学习机及示波器使用方法二、实验仪器及材料1. 双踪示波器2. 器件74LS00 二输入端四与非门 2 片74LS20 四输入端双与非门 1 片74LS86 二输入端四异或门 1 片74LS04 六反相器 1 片三、预习要求1. 复习门电路工作原理及相应逻辑表达式。2. 熟悉所用集成电路的引线位置及引线用途。VCC 3. 了解双踪示波器的使用方法。四、实验内容 141实验前按学习机使用说明先检查学习机电

3、源是否正& y2常，然后选择实验用的集成电路，按自己设计的实验电路图接好连线，特别注意 Vcc 及接地线不能接错。线接好后经实验指导教师检查无误方可通电实验。 实4576V验中改动接线需先断开电源，接好线后再通电实验。1. 测试门电路逻辑功能 图 1.1（1）选用四输入与非门 74LS20一只，插入面包板，按图 1.1 接线，输入端接 S1S4（电平开关输出端口） ，输出端接电平显示发光二极管（ D1D8 任意一个）。（2）将电平开关按表 1.1 置位，分别测输出电压及逻辑状态。表 1.1输入 输出1 2 3 4 Y 电压（V）H H H HL H H HL L H HL L L HL L L

4、 L. .word 格式2. 异或门逻辑功能测试。1245=1=136AB9 8=110Vy图 1.2（1）选二输入四异或门电路 74LS86，按图 1.2 接线，输入端 1、2、4、5接电平开关，输出端 A、B、Y接电平显示发光二极管。（2）将电平开关按表 1.2 置位，将结果填入表中。表 1.2输入输出A B Y Y电压（V ）L L L LH L L LH H L LH H H LH H H LL H L H3. 逻辑电路的逻辑关系。（1）用 74LS00按图 1.3 、1.4 接线，将输入输出逻辑关系分别填入表 1.3 、表 1.4 中表1.3输入 输出A45&6910&812&3yA

5、 B YL LL HB12&31213&11H LH H图 1.3. .word 格式表1.4 4&61A &2B35910&812&3Y输入 输出A B YL LL H 12& Z 1113H LH H 图 1.4（2）写出上面两个电路逻辑逻辑表达式。4. 逻辑门传输延迟时间的测量。用六反相器（非门）按图 1.5 接线，输入 80Hz连续脉冲，用双踪示波器测输入，输出相位差，计算每个门的平均传输延迟时间的 tpd 值。输出1 1 2 1 1 2 1 1 2 1 1 2 1 1 2 1 1 2图 1.55. 利用与非门控制输出。用一片 74LS00按图 1.6 接线，S接任意电平开关，用示波器

6、观察 S对输出脉冲的控制作用。6. 用与非门组成其他门电路并S123& Y测试验证。（1）组成或非门。用一片二输入端四与非门组45&6Y成或非门 S13& 2Y A B A B画出电路图，测试并填表 1.5 图 1.6表1.5 表1.6输入 输出A B YA B Y 0 00 0 0 10 1 1 01 01 1 1 1（2）组成异或门. .word 格式（a）将异或门表达式转化为与非门表达式。（b）画出逻辑电路图。（c）测试并填表 1.6.五、实验报告1. 按各步骤要求填表并画逻辑图。2. 回答问题：（1）怎样判断门电路逻辑功能是否正常？（2）与非门一个输入接连续脉冲， 其余端什么状态时允许

7、脉冲通过？什么状态时禁止脉冲通过？（3）异或门又称可控反向门，为什么？. .word 格式实验二 组合逻辑电路（半加器全加器及逻辑运算）一、实验目的1. 掌握组合逻辑电路的功能测试。2. 验证半加器和全加器的逻辑功能。3. 学会二进制数的运算规律。二、实验仪器及材料器件74LS00 二输入端四与非门 3 片74LS86 二输入端四异或门 1 片74LS54 四组输入与或非门 1 片三、预习要求1. 预习组合逻辑电路的分析方法。2. 预习用与非门和异或门构成的半加器、全加器的工作原理。3. 预习二进制数的运算。四、实验内容实验 1： 组合逻辑电路功能测试。12 &11A131G32&11G112

8、&2G63Y134 &6B 15G4109&18G212&C132G51145&26G7Y2图 2.1（1）用 2 片 74LS00组成图 2.1 所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。. .word 格式（2）图中 A、B、C接电平开关， Y1、Y2 接发光管电平显示。（3）按表 2.1 要求，改变 A、B、C的状态填表并写出 Y1、Y2 逻辑表达式。（4）将运算结果与实验比较。表2.1输入 输出A B C Y1 Y20 0 00 0 10 1 11 1 11 1 01 0 01 0 10 1 0. .word 格式实验 2：基于一个 74LS86芯片和一个

9、 74LS00芯片的半加器设计测试用异或门 （74LS86）和与非门组成的半加器的逻辑功能。 根据半加器的逻辑表达式可知，半加器 Y是 A、B的异或，而进位 Z 是 A、B相与，故半加器可用一个集成异或门和二个与非门组成如图 2.2 。图 2.2 半加器的逻辑电路（1）在学习机上用异或门和与门接成以上电路。 A、B接电平开关 S。Y、Z接电平显示。（2）按表 2.2 要求改变 A、B状态，填表。表2.2A 0 1 0 1 输入端B 0 0 1 1Y 输出端Z. .word 格式实验 3：实验 2：基于三个 74LS00芯片的全加器设计测试全加器的逻辑功能（1）写出图 2.3 电路的逻辑表达式。

10、（2）根据逻辑表达式列真值表。（3）根据真值表画逻辑函数 Si Ct 的卡诺图。图 2.3Bi 、Ci-1 Bi 、Ci-1Ai 0 0 0 1 1 1 10 Ai 0 0 0 1 1 1 100 01 1Si= Ci=（4）填写表 2.3 各点状态表 2.3Ai Bi Ci-1 Y Z X1 X2 X3 Si Ci0 0 00 1 01 0 01 1 00 0 10 1 11 0 11 1 1. .word 格式（5）按原理图选择与非门并连接进行测试， 将测试结果记入表 2.4 ，并与上表进行比 较看逻辑功能是否一致。4. 测试用异或、与或和非门组成的全加器的逻辑功能。全加器可以用两个半加器

11、和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。（1）画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。（2）找出异或门、与或非门和与门器件按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。（3）当输入端 Ai 、Bi 、及 Ci-1 为下列情况时，用万用表测量 Si 和Ci 的电位并将其转为逻辑状态填入下表。表 2.4Ai Bi Ci-1 Si Ci0 0 00 1 01 0 01 1 00 0 10 1 11 0 11 1 1Ai 0 0 0 0 1 1 1 1输入端Bi 0 0 1 1 0 0 1 1Ci-1 0 1 0 1

12、 0 1 0 1输出端SiCi五、实验报告1. 整理实验数据、图表并对实验结果进行分析讨论。2. 总结组合逻辑电路的分析方法。. .word 格式实验三 触发器（一） RS，D，JK一、实验目的1. 熟悉并掌握 RS、D、JK触发器的构成，工作原理和功能测试方法。2. 学会正确使用触发器集成芯片。3. 了解不同逻辑功能 FF 相互转换的方法。二、实验仪器及材料1. 双踪示波器2. 器件 74LS00 二输入端四与非门 1 片74LS74 双D触发器 1 片74LS112 双JK触发器 1 片三、实验内容1. 基本 RSFF功能测试：两个 TTL与非门首尾相接构成的基本 RSFF的电路如图 3.

13、1 所示。（1）试按下面的顺序在S 、 Rd ：dQ QS =0 Rd =1dS =1 Rd =1d3&1 26&4 5S =1 Rd =0dS =1 Rd =1dSd Rd图 3.1 基本 RSFF电路观察并记录 FF的Q、Q 端的状态，将结果填入下表 3.1 中，并说明在上述各种输入状态下， FF 执行的是什么功能？表 3.1SdR Q Q 逻辑功能d0 11 11 01 1（2）Sd 端接低电平， Rd 端接脉冲。. .word 格式（3）Sd 端接高电平， Rd 端接脉冲。（4）连接 Rd、Sd，并加脉冲。记录并观察（ 2）、（3）、（4）三种情况下， Q 、Q 端的状态。从中你能否总

14、结出基本 RS FF的 Q或Q 端的状态改变和输入端 Sd 和 Rd 的关系。（5）当S 、Rd 都接低电平时，观察 Q 、Q 端的状态。当 Sd 、Rd 同时由d低电平跳为高电平时注意观察 Q 、Q 端的状态，重复 35次看 Q、Q端的状态是否相同，以正确理解“不定”状态的含义。2. 维持一阻塞型 D触发器功能测试。双 D型正边沿异步置 1 端，置 0端（或称异步置位，复位端） 。CP为时钟脉冲端。（1） 分别在S 、Rd 端加低电平， 观察并记录 Q 、QdD QCPRd端的状态。QSd（2） 令Sd 、Rd 端为高电平，D端分别接高， 低电平，用点动脉冲作为 CP，观察并记录当 CP为

15、0、1、时 Q端状态的变化。 图 3.2 D FF 逻辑符号（3） 当S =Rd =1、CP=0（或 CP=1），改变 D端信号，观察 Q端的状态是d否变化？整理上述实验数据，将结果填入下表 3.2 中。（4） 令Sd =Rd =1，将D和Q 相连，CP加连续脉冲，用双踪示波器观察并记录 Q相对于 CP的波形。表3.2S Rd CP Ddn n 1Q Q0 1 X X011 0 X X011 1 0011 1 101. .word 格式2. 负边沿 JK触发器功能测试。双 JK负边沿触发器 74LS112芯片的逻辑符号如图 3.3 所示。自拟实验步骤，测试其功能，并将结果填入J QSd表 3.

16、3 中。若令 J=K=1时，CP端加连续脉冲，CP用双踪示波器观察 QCP波形，和 DFF的和K Rd QQ 端相连时观察到的端的波形相比较，有何异同点？3. 触发器功能转换 图3.3（1） 将触发器和 JK触发器转换成 T触发器，列出表达式，画出实验电路图。（2） 接入连续脉冲，观察各触发器 CP及 Q端波形。比较两者关系。（3） 自拟实验数据表并填写之。表 3.3S Rd CP J Kdn n 1Q Q0 1 X X X X1 0 X X X X1 1 0 X 01 1 1 X 01 1 X 0 11 1 X 1 1四、实验报告1. 整理实验数据并填表。2. 写出实验内容 3、4 的实验步

17、骤及表达式。3. 画出实验 4 的电路图及相应表格。4. 总结各类触发器的特点。. .word 格式实验四 三态输入触发器及锁存器一、实验目的1. 掌握三态输入触发器及锁存器的功能及使用方法。2. 学会用三态输入触发器和锁存器构成的功能电路。二、实验仪器及材料1. 双踪示波器2. 器件CD4043 三态输出四 RS触发器 一片74LS75 四位 D锁存器 一片三、实验内容1. 锁存器功能及应用图 4.1 为 74LS75四 D锁存器， 每两个 D锁存器由一个锁存信号 G控制，当 G为高电平时，输出端 Q随输入端 D信号的状态变化，当 G由高变低时，Q锁存在 G端由高变低前 Q的电平上。16 1

18、5 14 13 12 11 10 9Q G G Q Q G G Q/Q D D /Q /Q D D /Q1 2 3 4 5 6 7 8图 4.1（1）验证图 4.1 锁存器功能，并列出功能状态表。（2）用 74LS75组成的数据锁存器按图 4.2 接线，1D4D接逻辑开关作为数据输入端， G1,2 和G1,4 接到一起作为锁存选通信号 ST，1Q4Q分别接到 7 段译码器的 AD端，数据输出由数码管显示。设：逻辑电平 H为“1”，L 为“0”ST=1 ， 输入 0001,0011,0111 ，观察数码管显示。ST=0， 输入不同数据，观察输出变化。. .word 格式161S 4 Q121R

19、3VCCA逻辑电平ST236713 41D2D3D4DG1,2G3,4S1Q2Q3Q4QGND1615189ABCD译码器82S2R3S3R671211 Q22 Q324S14Q412 74LS75 14R 15EN5 6 13VSS图 4.2 图 4.32. 三态输出触发器功能及应用。4043 为三态 RS触发器，其包含有四个 RS触发器单元，输出端均用 CMOS传输门对输出状态施加控制。当传输门截止时，电路输出呈“三态”，即高阻状态。管脚排列见图 4.3 。（1）三态输入 RS触发器功能测试验证 RS触发器功能，并列出功能表。注意：（a）不用的输入端必须接地，输出端可悬空。（b）注意判别高

20、阻状态， 参考方法： 输出端为高阻状态时用万用表电压档测量电压为零，用点组档测量电压为无穷大。（2）用三态触发器 4043 构成总线数据锁存器图 4.4 是用 4043和一个四 2 输入端与非门 4081（数据选通器）及一片 4069（做缓存冲器）构成的总线数据锁存器。（A） 分析电路的工作原理。（提示：ST为选通端，R为复位端，EN为三态功能控制端） 。（B） 写出输出端 Q与输入端 A、控制端 ST、EN的逻辑关系。（C） 按图接线，测试电路功能，验证（ 1）的分析。注意：4043的 R和 EN端不能悬空，可接到逻辑开关上。. .word 格式四、思考和选做1. 图4.2 中输出端 Q与输

21、入端 A的相位是否一致？如果想使输出端和输入端完全一致，应如何改动电路？2. 如果将输入端 A接不同频率脉冲信号，输出结果如何？试试看。五、实验报告1. 总结三态输出触发器的特点。2. 整理并画出 4043 和 74LS75的逻辑功能表。3. 比较图 4.2 和图 4.4 锁存器的异同，总结锁存器的组成、功能及应用。+5数据125689U?1A1B2A2B3A3B1U?1424Q01S31R96Q12S2R71012Q23S113R161Q2Q3Q2910U?13514246Q1Q2Q3数据输入ST121311414AQ34S4Q13154B4RS8122114043 4043 4069712

22、7 9Q4输出REN图 4.4. .word 格式实验五 集成计数器及寄存器一、实验目的1. 熟悉集成计数器的逻辑功能和各控制端作用。2. 掌握计数器使用方法。二、实验仪器及材料1. 双踪示波器2. 器件： 74LS90 十进制计数器 2 片74LS00 二输入端四与非门 1 片三、实验内容及步骤1. 集成计数器 74LS90功能测试。74LS90是二一五一十进制异步计数器，QA QB QC QD逻辑简图为图 5.1 所示R0(1) S9(1)模 二 模五11 2174LS90具有下述功能：R0(2) S9(2)A B直接置 0（R0（1） R0（2）=1）直接置 9（S9（1） S9（2）=

23、1）二进制计数（ CP1 输入 QA输出） 图 5.1 74LS90 逻辑图五进制计数（ CP2 输入 QDQCQB输出）十进制计数（两种接法如图 6.2A、B所示）按芯片引脚图分别测试上述功能并填入表 5.1 、表 5.2 、表 5.3 中。 CCQA QB QC QDQA QB QC QDBCP A90CPBA90R0(1)R0(2)S9(1)S9(2) R0(1)R0(2)S9(1)S9(2)（A） 十进制 （B）二五混合进制2. 计数器级连分别用 2 片 74LS90计数器级连成二五混合进制、十进制计数器。（1）画出连线电路图。（2）按图接线， 并将输出端接到相应数码显示器的输入端， 用单脉冲作为输入脉冲验证设计是否正确。. .word 格式表 5.2 二五混合进制表 5.1 功能表 表 5.3 十进制R0（1）R0（2）S9（1 S9（2）输出QDQCQBQA计数输出QA QB QC QD计数输出QD QC QB QA