时序逻辑电路练习题及答案.docx

1、时序逻辑电路练习题及答案时序逻辑电路练习题及答案6.1分析图 P6-1 时序电路的逻辑功能， 写出电路的驱动方程、 状态方程和输出方程， 画出电路的状态转换图，说明电路能否自启动。图 P6-1解驱动方程：J1K1Q3，n1状态方程： Q1Q3nQ1n Q3nQ1nQ3nQ1n ；J2K2Q1，Q2n 1Q1nQ2n Q1nQ2nQ2nQ1n ；J3Q1Q2，K3Q3 ， Q3n 1Q3nQ2nQ1n；输出方程： Y Q3 由状态方程可得状态转换表， 如表 6-1 所示； 由状态转换表可得状态转换图， 如图 A6-1 所示。电路可以自启动。表 6-1nQ3nnQ2 Q1nQ31n1Q2n1n1Q

2、1n1YnQ3nnQ2Q1nQ31n1Q2n1n1Q1n1Y00000101000001001010010101110100110110010101110001110011状态方程和输出方程，图 A6-1 电路的逻辑功能：是一个五进制计数器，计数顺序是从 0 到 4 循环。6.2试分析图 P6-2 时序电路的逻辑功能 ,写出电路的驱动方程、 画出电路的状态转换图。 A 为输入逻辑变量。1 / 20解驱动方程：D1AQ2 ，D2AQ1Q 2状态方程：Q1n1 AQ2n ，Q2n 1AQ1nQ2n A(Q2n Q1n)输出方程：YAQ1Q2由状态方程可得状态转换表，如表 6-2 所示；由状态转换表

3、AQ 2n Q1nQ2n 1Q1n 1Y可得状态转换图，如图 A6-2 所示。000010电路的逻辑功能是： 判断 A 是否连续输入四个和四个以上 “1”信号，是则 Y=1 ，否则 Y=0 。001100010110011001100111111100110010101000表 6-2图 A6-26.3试分析图 P6-3 时序电路的逻辑功能， 写出电路的驱动方程、 状态方程和输出方 程，画出电路的状态转换图，检查电路能否自启动。解J1Q2Q3， K1 1 ；J2 Q1， K 2 Q1Q3 ；J3Q1Q2， K 3Q2Q1nQ2Q3 Q1 ；Q2n 1 Q1Q2+Q1Q3Q2 ；n1Q3Q1Q2

4、Q3Q2Q3Y =Q2Q3电路的状态转换图如图A6-3 所示，电路能够自启动。6.4分析图 P6-4 给出的时序电路，画出电路的状态转换图，检查电路能否自启动， 说明电路实现的功能。 A 为输入变量。6.5图 P6-4解J1 K1 1，代入到特性方程 Q1 J1Q1 K1Q1 ，得： Q1 Q1 ；J2 K2 A Q1 ，代入到特性方程 Q2 J2Q2 K2Q2 ，得： Q2 A Q1 Q2 ；Y A Q1Q2 AQ1Q2 AQ2Q1 AQ2Q1由状态方程可得其状态转换表，如表 6-4 所示，状态转换图如图 A6-4 所示。表 6-4AQ2nQ1nQ2n 1Q1n 1Y000011001100

5、010110011000100110111101110010101000图 A6-4画出其功能为：当 A=0 时，电路作 2 位二进制加计数；当 A=1 时，电路作 2 位二进制减计 数。6.6分析图 P6-5 时序逻辑电路， 写出电路的驱动方程、 状态方程和输出方程， 电路的状态转换图，说明电路能否自启动。解 驱动方程：J0 K 0 1，J1Q0 Q2Q3，J2nnQ0Q3，K2Q0Q1，J3Q0Q1Q2，K1 Q0 ,K 3 Q0代入特性方程得状态方程：n1Q0J0Q0K 0Q0nQ0nn1Q1nJ1Q1K1Q1nQ2nQ1nQ0n Q3nQ1nQ0nnnQ1 Q0Q2n 1nJ2Q2K

6、2Q2nn n n n n n Q3 Q2 Q0 Q2Q1 Q2nQ0Q3n 1J3Q3K 3Q3nQ3nQ2nQ1nQ0n Q3nQ0n输出方程：YQ3Q 2Q1Q0状态转换表如表 6-5 所示。 表 6-5nnnnQ3 Q2 Q1 Q0nQ31n1Q2n1n1Q1n1nQ0YQn n n n3 Q2Q1 Q0nQ31n1Q2n1n1Q1n1nQ0Y000010011001000010100110000000100000100001110101001010011101100101110100011001010110000110010101000110111000010000110111001

7、010001100100111111100状态转换图如图 A6-5 所示。图 A6-5由以上分析知，图 P6-5 所示电路为同步十进制减法计数器，能够自启动。6.7试画出用 2 片 74LS194 组成 8 位双向移位寄存器的逻辑图。 解 如图 A6-6 所示。图 A6-66.8在图 P6-7 电路中 ,若两个移位寄存器中的原始数据分别为 A3A2A1A0=1001 ，B3B2B1B0=0011，试问经过 4 个 CP 信号作用以后两个寄存器中的数据如何？这个电路完成 什么功能 ?解 两组移位寄存器，每来一个 CP，各位数据均向右移一位。全加器的和返送到 A寄存器的左端输入。全加器的进位输出

8、CO 经一个 CP 的延迟反送到全加器的进位输入端 CI。在 CP 作用下，各点数据如表 P6-7 所示。4 个 CP 信号作用后， A3A2A1A0=1100，B3B2B1B0=0000，电路为四位串行加法器。4个 CP信号作用后， B寄存器清零， A寄存器数据为串行相加结果，而向高位的进位 由 CO 给出。表 P6-7CPA3A2A1A0B3B2B1B0CIS C001001001100 110100000110 120010000011 031001000001 041100000000 06.9分析图 P6-8 的计数器电路，说明这是多少进制的计数器。十进制计数器 74160的功能表见

9、表 6-3-4。图 P6-8解 图 P6-8 电路为七进制计数器。计数顺序是 39 循环。6.10分析图 P6-9 的计数器电路，画出电路的状态转换图，说明这是多少进制的计数 器。十六进制计数器 74LS161 的功能表如表 6-3-4 所示。图 P6-9解 这是一个十进制计数器。计数顺序是 0 9 循环。6.11试用 4 位同步二进制计数器 74LS161 接成十三进制计数器， 标出输入、 输出端。 可以附加必要的门电路。 74LS161 的功能表见表 P6-10。表 P6-10 74LS161、74 LS160 功能表输入输出说明RDEPETLDCPD3D2D1D0Q3Q2Q1Q0高位在左

10、00 0 0 0强迫清除10D C B AD C B A置数在 CP完成101保持不影响 OC 输出101保持ET=0 ， OC=01111计数注： (1)只有当 CP=1时， EP、ET 才允许改变状态(2)Oc 为进位输出，平时为 0，当 Q3Q2Q1Q0=1111时， Oc=1( 74 LS160 是当 Q3Q2Q1Q0=1001 时， Oc=1 )解 可用多种方法实现十三进制计数器，根据功能表，现给出两种典型用法，它们均 为十三进制加法计数器。如图 A6-10(a) 、 (b)所示。图 A6-10M=1 和 M=0 时各为几进制。 74LS160 的功能表同上6.12试分析图 P6-1

11、1 的计数器在 题。图 P6-11A为 1和 0时电路各为几解 M=1时为六进制计数器， M=0 时为八进制计数器。6.12 图 P6-12 电路是可变进制计数器。试分析当控制变量进制计数器。 74LS161 的功能表见题 6-10。图 P6-12M=0 时工作在五进制， M=1解 A=1 时为十二进制计数器， A=0 时为十进制计数器。6,13 设计一个可控制进制的计数器，当输入控制变量 时工作在十五进制。请标出计数输入端和进位输出端。解 见图 A6-13 。图 A6-13画出电路的状态转换图， 说明这是几进制计数器，6.14 分析图 P6-14 给出的计数器电路， 74LS290 的功能表

12、如表 P6-14 所示。图 P6-14表 P6-14 74LS290 功能表输入输出R01R02S91S92Q3Q2Q1Q01100000110000011100100计数00计数00计数00计数注：将Q0与CP1连接,从CP0 送CP为8421码；将Q3与CP0连接,从CP1送 CP为 5421码 解 图 P6-14 所示为七进制计数器。状态转换图如图 A6-14 所示。A6-14解 利用与上题同样的分析方法，可得 74LS161(1)和 74LS161(2)的状态转换图如图A6-15(a) 、 (b)所示。可见， 74LS 161(1)为七进制计数器，且每当电路状态由 10011111时，

13、 给 74LS 161(2) 一个计数脉冲。 74LS 161(2)为九进制计数器，计数状态由 01111111循环。 整个电路为 63 进制计数器，分频比为 1:63 。图 A6-1574160 组成的计数器，试分析这是多6.16 图 P6-16 电路是由两片同步十进制计数器少进制的计数器，两片之间是几进制。 74160 的功能表见题 6-10。图 P6-16 解 第（1）片 74160接成十进制计数器，第（ 2）片 74160 接成了三进制计数器。第1）片到第（ 2）片之间为十进制，两片中串联组成 7190 的二十进制计数器。解 在出现 LD 0信号以前， 两片 74LS161 均按十六进

14、制计数。 即第（1）片到第（ 2） 片之间为十六进制。当第（ 1）片计为 2，第（ 2）片计为 5 时产生 LD 0信号，总的进制 为 5 16 2 1 83。故为八十三进制计数器。计数范围 00000001010010（83 进）。6.18用同步十进制计数芯片 74160 设计一个三百六十五进制的计数器。 要求各位间 为十进制关系，允许附加必要的门电路。 74160 的功能表见题 6-10 表 P6-10（即与 74LS161 相同，仅进制不同，当 Q3Q2Q1Q0=1001 时， OC=1，其他情况 OC=0）。解 可用多种方法实现，这里给出其中之一，如图 A6-18 所示。图 A6-18

15、当计数到 364（即 0011， 0110，0100）时， LD 0 ，再来 CP 脉冲时计数器全部置入 “0。”6.19试用两片异步二 五十进制计数器 74LS90 组成二十四进制计数器， 74LS90 的功能表与表 P6-14 相同。解 如图 A6-19 所示。图 A6-196.20图 P6-20 所示电路是用二 -十进制优先编码器 74LS147 和同步十进制计数器74160 组成的可控分频器，试说明当输入控制信号 A、B、C、D 、E、F、G、H 、I 分别为低电平时，由 Y端输出的脉冲频率各为多少。已知 CP 端输入脉冲的频率为 10kHz 。优先编码 器 74LS147 的功能表见

16、表 P6-20。 74160 的功能表与题 6-10 中表 P6-10 相同。图 P6-20表 P6-20 74LS147 的功能表输入输出I1I2I3I 4 I5 I 6 I 7I8I9Y3 Y2 Y1Y01111111111111001100101110111000011110010111110100111111011110011010111111111110解 74160 为同步置数 ,根据图 P6-20，当 74160 的进位 OC=1 且再来 CP 时，Q3n+1Q2n+1Q1n+1Q0n+1=Y3Y2Y1Y0如 A=0 时， Y3Y2Y1Y0=0001，当 OC=1，再来 CP 时

17、， Q3n+1Q2n+1Q1n+1Q0n+1=0001(状态 转换图如图 A6-20 所示)，因此 Y的频率 fy是时钟 CP频率 fcp的 1/9，用此方法分析可得表 6-20。接低电平的输入端ABCDEFGHI分频比( fY / fCP)1/91/81/71/61/51/41/31/20f Y = kHz1.111.251.431.6722.53.33506.21试用同步十进制可逆计数器 74LS190 和二一十进制优先编码器 74LS147 设计 一个工作在减法计数状态的可控分频器。要求在控制信号 A、B、C、D、E、F、G、H 分别为 1时分频比对应为 1/2、1/3、1/4、1/5、

18、1/6、1/7、1/8、1/9。74LS190 的逻辑图见教材中 图 6-3-25，它的功能表如 6-3-5 。可以附加必要的门电路。解 可用 CP0作为LD 信号。因为在 CP上升沿使 Q3Q2Q1Q0 0000以后，在这个 CP 的低电平期间， CP0 将给出一个负脉冲。但由于 74LS190 的 LD 信号是异步置数信号，所以 0000 状态在计数过程中是作为暂态 出现的。如果为提高置数的可靠性，并产生足够宽度的进位输出脉冲，可以增设由 G1、G2组成的触发器，由 Q 端给出与 CP 脉冲的低电平等宽的 LD =0 信号，并可由 Q 端给出进位 输出脉冲。由图 A6-21 (a) 中 7

19、4LS190 减法计数器的状态转换图可知，若 LD 0时置入 Q3Q2Q1Q0=0100，则得到四进制减法计数器，输出进位信号与 CP 频率之比为 1/4。又由74LS147 的功能表(见上题)可知，为使 74LS147 的输出反相后为 0100， I4 需接入低电平图 A6-21信号，故 I 4应接输入信号 C。依次类推即可得到下表（表 A6-21 ）：表 A6-21接低电平的输入端I2（A）I3（B）I4（C）I5（D）I6（E）I7（F）I8（G）I9（H）分频比（ fY / fCP）1/21/31/41/51/61/71/81/9于是得到如图 A6-21 （ b）的电路图。图 P6-2

20、2 解 Y Q2Q3n1Q1 D1 Q2Q3 Q2Q3 Q2Q3 Q2 Q3Q2n 1 D2 Q1, Q3n 1 D3 Q2状态转换图如图 A6-22 ，这是一个五进制计数器，能够自启动。6.23试利用同步 4位二进制计数器 74LS161和 4线-16线译码器 74LS154设计节拍 脉冲发生器，要求从 12个输出端顺序、循环地输出等宽的负脉冲。 74LS154 的逻辑框图及 说明见 题 3-9 ， 74LS161 的功能表见题 6-10 中表 6-10。解用置数法将 74LS161 接成十二进制计数器（计数从 00001011 循环），并且把它的 Q3、 Q2、Q1、Q0对应接至 74LS

21、154 的A3、A2、A1、A0，则 74LS154的Y0 Y11可顺序产生低电平。Y0 Y11为拍脉冲发生器的输出端，如图 A6-23 所示。图 A6-236.24设计一个序列信号发生器电路，使之在一系列 CP 信号作用下能周期性地输出 “ 0010110111”的序列信号。解 可以用十进制计数器和 8选 1数据选择器组成这个序列信号发生器电路。若将 十进制计数器 74160 的输出状态 Q3Q2Q1Q0作为 8选 1数据选择器的输入，则可得到数据 选择器的输出 Z 与输入 Q3Q2Q1Q0 之间关系的真值表。Q3Q2Q1Q0Z00000000100010100110010010101101

22、100011111000110011图 A6-24 ( a)若取用 8 选 1 数据选择器 74LS251 (见图 A6-24 (a)，则它的输出逻辑式可写为 Y D0 (A2 A1A0) D1(A2A1A0) D2(A2A1A0) D3(A2 A1A0) D4 ( A2 A1 A0 ) D5(A2A1A0) D6(A2A1A0) D7(A2 A1A0) 由真值表写出 Z 的逻辑式，并化成与上式对应的形式，则得到 Z Q3(Q2Q1Q0) Q3(Q2Q1Q0 ) Q3(Q2Q1Q0 ) 0 (Q2Q1Q0)Q3 (Q2Q1Q0) Q3(Q2Q1Q0) 0 (Q2Q1Q0) Q3 (Q2Q1Q0

23、)令 A2=Q2，A1=Q1，A0=Q0，D0=D1=Q3 ，D2=D4=Q5=Q7=Q3，D3=D6=0， 则数据选择器的输出 Y 即所求之 Z。所得到的电路如图 A6-24（a）所示。 解法 2 因为周期性输出信号为十节拍，所以可用五位扭环形计数器及门电路构成。 设输出为 Y ，则状态转换图如图 A6-24 （b）所示。Y Q5Q4 Q3Q2 Q1 Q5 Q4Q3 Q2 Q1 Q5Q4Q3Q2Q1Q5Q4Q3Q2Q1 Q5Q4Q3Q2Q1 Q5 Q4Q3Q2Q1; 利用约束条件，用卡诺图（如图 A6-24 （c）所示）化简，得6.25设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时

24、钟信号作用下 按表 P6-25 规定的顺序转换状态。表中的 1 表示“亮”，0 表示“灭”。要求电路能自启动， 并尽可能采用中规模集成电路芯片。表 P6-25CP 顺序红黄绿CP 顺序红黄绿00004111110050012010601030017100解 因为输出为八个状态循环，所以用 74LS161 的低三位作为八进制计数器。若以 R、Y、G 分别表示红、黄、绿三个输出，则可得计数器输出状态 Q2、Q1、Q0 与 R、Y、G关系的真值表：题 6-25 的真值表Q2Q1Q0RYGQ2Q1Q0RYG000000100111001100101001010010110010011001111100选