数字计时电路设计.docx

1、数字计时电路设计数字计时电路设计摘要:数字计时电路的应用非常广泛，相比于传统的计时电路，它不仅走时准确，显示直观，而且不需要机械传动和频繁的调整。鉴于它的广泛应用和诸多优点，本人采用了74LS系列中小规模集成芯片和RS触发器的校时电路设计了一个数字计时电路，它以12小时为周期，可以显示小时，分钟和秒，并具有小时，分钟校对功能。本数字计时电路系统的整体设计是由振荡器，分频器，计数器，显示器和校时电路组成的，通过本论文设计，希望使其方法更系统，电路更简单。关键词:数字计时电路；计数器；逻辑设计引言从上个世纪末到现在，电子产品已经悄无声息地渗透到社会的各行各业。随着社会的快速开展，我们的生活节奏越来

2、越快，电子产品的性能也越来越好、更新速度也越来越快，对社会生产力的提高、现代化和信息化社会的建立提供了持续的动力。一寸光阴一寸金，时间对人们来说总是那么珍贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。如果遇到重要事情，一时的耽误甚至会酿成大祸。而数字计时器的出现那么减少了这些灾难的出现，并给人们生产生活带来了极大的方便。当今社会，数字计时器的应用越来越广泛，从定时自动报警到时间程序的自动控制，再从定时启闭电路到定时电气的自动启用，甚至于各种通断动力设备的自开工作，所有这些，都是在计时电路数字化的根底上实现的。由此可见，掌握数字计时电路并对其作深入研究，不断地从各个方面扩大其应用，有着非常实际

3、的意义，而这些都需要从最简单的数字计时电路做起。 另外，当代的大学生在日常的学习中，早已不再局限于对书本上知识的死记硬背，而是在传统教学模式的根底上再配以实践训练，培养自己的动手能力，学会自己解决问题的本领，以此来加强我们的实际操作能力。通过自己的努力，完成论文设计，把所学的知识系统地回忆一遍并享受其带给我们的乐趣。而且在设计过程中不断地发现并解决问题，对自己的逻辑思维能力提高也有很大帮助，对以后的应聘和就业也会有莫大的好处。1设计内容、方案及要求1.1 设计内容我们利用校时电路、显示器、分频器、振荡器以及计数器组成数字计时电路系统。另外，本数字计时电路系统中的校时电路系统还使用了74LS系列

4、中的小规模集成芯片和RS触发器。1.2 设计方案如图(1)的逻辑框图所示，数字计时电路由六局部组成，分别为显示器、译码器、计数器、校时电路、振荡器、分频器。数字计时电路的时间基准经过分频器输出标准的秒脉冲，时间基准就是振荡器产生的稳定的高频脉冲信号。当秒计数器的数字到达60后那么向分计数器进一位，同样的，当分计数器的数字到达60后那么向小时计数器进一位，而小时计数器那么按照“12翻1规律计数，也就是说当小时计数器的数字到达12后那么变为1重新循环计数。小时、分、秒计数器的输出信号分别经过各自的译码器进展译码后，再分别送往各自的显示器显示。有些时候，计时器的计时会出现一些误差，这时候，那么可以利

5、用此系统中的校时电路分别对时、分进展校对。图(1) 数字计时电路逻辑框图1.3 设计要求利用中小规模集成电路设计一个具有“时、“分、“秒显示，而且还具备“小时、“分校对功能的数字计时电路，并画出框图和逻辑电路图。2 主体电路各单元的工作原理与设计2.1 振荡器2.1.1 振荡器的工作原理 众所周知，振荡器的振荡频率准确，而且电路构造简单，频率也非常容易调整。正因为这些优点，它被广泛应用于彩电、计算机、遥控器等各类振荡电路中。我们由晶体的压电效应可知，如果在晶体某一方向加上一个电场，那么晶体就会随之产生机械变形；反之，有了机械振动，又可以在其相应的垂直面上产生电场。利用晶体的这种效应，我们可以在

6、晶体某一方向加一电场，从而可以在与此垂直的方向上等到机械振动，有了机械振动，又可以在其相应的垂直面上产生电场，使机械振动和电场互为因果循环。当这个过程一直持续到晶体的机械强度限制时，就会到达最后的稳定，而此时压电谐振的频率就是振荡器的固有频率。2.1.2 振荡器的设计图(2)所示为电子手表集成电路中的晶体振荡器电路，通常情况下我们取晶振的频率为32768Hz，因为在其内部有15级2分频集成电路，所以在输出端正好可以得到1Hz的标准脉冲。数字计时电路的核心其实就是振荡器，数字计时电路的准确程度便由振荡器的稳定度以及频率的准确度决定，通常情况下，如果一个振荡器的频率越高，那么它的计时精度就越高。因

7、此在某些对精度要求较高的系统中，我们都选用由石英晶体构成的频率较高的振荡器，以保证计时的准确度。但是，在本论文设计中，由于此数字计时电路系统对精度要求并不高，因此我们采用由集成电路定时器555与RC组成的多谐振荡器。我们设在这个系统里所选用555构成的多谐振荡器的振荡频率为=1kHz。此数字计时电路系统的具体电路图如图(3)所示：图(2) 晶体振荡器 图(3) 555振荡器2.2 分频器2.2.1 分频器的工作原理 由于振荡器产生的频率较高，因此我们需要用分频电路来要得到秒脉冲。例如，振荡器输出4MHz信号，那么通过D触发器74LS74进展4分频就会变成1MHz，然后送到10分频计数器74LS

8、90,该计数器用8421码制，经过6次10分频而获得1Hz方波信号作为秒脉冲信号。2.2.2 分频器的设计分频器的设计要求是产生标准秒脉冲信号，所以为实现上述功能，在本数字计时电路系统中设计选用3片中规模集成电路计数器74LS90。因每片为1/10分频，3片级联即可获得所需要的频率信号，也就是说第1片的端输出频率为500Hz ，第2片的端输出为10Hz ，第3片的端输出为1Hz。 2.3 计数器本设计用到的计数器有60进制计数器和12进制计数器。2.3.1 60进制计数器工作原理74LS90计数器是可二/五分频十进制异步计数器，利用反应归零方法便可以实现十进制计数。而74LS92是十二分频计数

9、器，有复位输入。 在设计 “秒计数器电路与“分计数器电路时，由于它们都是60进制，那么我们用一级10进制计数器和一级6进制计数器连接便可构成，其记数规律为：000102585900 也就是说，在本数字计时电路系统中我们选择74LS92作为十位计数器，而选择74LS90作为个位计数器，如图(4)将它们连接组成计数器，其模数M=60。图(4) “60进制计数器的电路2.3.2 12进制计数器工作原理“12翻1计数器是按照“01020311120102规律计数的。计数器的状态转换表如表(1)所示。表(1) “12翻1小时计数时序CP十位个位000000100001200010300011400100

10、500101600110700111801000901001010101010000111000112100101300001由表2.1可知，计数器的状态要发生两次跳跃：第一次跳跃是当计数器的计数到达9时，也就是个位计数器的状态为后，在下一计数脉冲作用下计数器进入暂态1010，利用暂态的两个1也就是使个位异步置0，同时向十位计数器进一位使=1；第二次跳跃是当计数器的计数到达12时，也就是在第13个计数脉冲作用下个位计数器的状态应为，这时十位计数器的=0。第二次跳跃的十位清“0和个位置“1信号可由暂态为“1的输出端来产生。由以上的分析我们可以得到74LS74的控制方程式，如下所示：置数端 1加/

11、减控制端 2D触发器74LS74的清“0端 3其中，式(1)的作用是完成个位计数器的第一次置“0；式(2)的作用是在计数器的计数到达到12时改变74LS191的加/减控制模式，使其由原来的加法计数转变为减法计数，当第13个脉冲来到时，个位计数器减1；式(3)使十位计数器清“0，使计数器的状态变为=0，。由以上的设计我们可以得到“12翻1小时计数器的逻辑图，如图(5)所示。图(5) “12翻1小时计数器的电路2.4 译码与显示电路2.4.1 显示器的工作原理 数码管即为数码显示器，它是我们对数码显示器的俗称。半导体数码管是我们常用的一种数码显示器，除此之外，我们常用的还有荧光数码管和液晶显示器等

12、。本数字计时电路系统中所选用的数码管就是半导体数码管，而数字的显示那么是用是用发光二极管，也就是我们平常所说的LED组成的字形来完成的。利用七个条形发光二极管排列成七段组合字形，便构成了半导体数码管。我们所熟知的半导体数码管主要有两种类型，分别为共阳极和共阴极。其中，共阳极数码管的七个发光二极管的阳极接在一起，而七个阴极那么是相互独立的。与共阳极数码管阴阳极的连接相反，共阴极数码管那么是把七个发光二极管的阴极接在一起，而阳极是相互独立的。 当共阳极数码管的某一阴极接低电平时，与它相对应的二极管就会发光。由此可知，我们可以根据字形的需要使其中的一段或者几段二极管发光。因此，共阳极数码管需要输出低

13、电平有效的译码器去驱动，而共阴极数码管那么需输出高电平有效的译码器去驱动。2.4.2 译码器的工作原理译码器其实就是实现译码的逻辑电路，译码的过程其实就是把给定的代码进展翻译的过程。因为译码器的输出代码与输入代码有着唯一的对应关系，所以在这个过程中，译码器可以将编码时所赋予的代码的含义再给“翻译过来。74LS48在本数字计时电路系统中与数码管相互配合使用，它是输出低电平有效的七段字形译码器。2.4.3 译码与显示电路的设计译码的过程其实就是把给定的代码进展翻译的过程，因为译码器的输出代码与输入代码有着唯一的对应关系，所以在这个过程中，译码器可以将编码时所赋予的代码的含义再给“翻译过来。具体的说

14、，在本数字计时电路系统中，我们将显示器与译码器相互配套使用，其实也就是将时计数器、分计数器、秒计数器输出的四位二进制数代码翻译为相应的十进制数，然后再分别通过各自显示器去显示出来。在这里，我们所选用的七段译码驱动器和数码管即我们平常所说的LED是共阳极接法，它需要输出低电平有效的译码器驱动。如图(6)所示即为译码显示电路。 图(6) 显示电路2.5 校时电路2.5.1 校时电路的工作原理我们所设计的数字计时电路系统应该分别具有分校正功能和时校正功能，因此，在设计的时候，我们需要采用正常计时信号与校正信号可以随时切换的电路接入到本数字计时电路系统中，也就是说采用S与或非门去实现小时校时电路和分校

15、时电路。具体的来说就是把In1端与低位的进位信号相连，而把In2端与校正信号相连，输出端那么分别与分个位的计时输入端和时个位的计时输入端相连。分频器所产生的信号便可直接作为校正信号，其信号的频率不可太高也不可太低，应为1Hz或2Hz。图(7) 校时电路如图(7)当我们把本数字计时电路系统中校时电路的开关S1、S2向下打时，我们在校正信号和0相与得到的输出为0，而开关S1、S2的另一端却因为接通了高电平，使得正常输入信号可以非常顺利地通过与或门，这个时候，本数字计时电路系统中的校时电路便处于正常的计时状态；反之，当我们把校时电路的开关S1、S2向上打时，情况那么恰恰与上面所说的相反，这个时侯，本

16、数字计时电路系统的校时电路便不能正常的计时，处于校时的状态。2.5.2 校时电路的设计因为刚接通电源或者其它各种原因会使得使得本数字计时电路系统的计时出现或大或小的误差，这时候，那么需要利用此系统中的校时电路分别对时、分进展校对。因此，校时功能是本数字计时电路系统所必须具备的。我们对于校时电路的要求是，在某一校对系统进展校对工作时，不能对其他系统的正常工作产生影响。我们平常所用的校时方式主要有“快校时和“慢校时两种，其中“快校时是指通过对开关的控制，使的计数器对1Hz的校时脉冲计数，而“慢校时那么是指通过手动产生的单脉冲作为校时脉冲。如图(7)所示，分别为校时电路和校分电路，其中，分校对所使用

17、的控制开关为S1，而时校对所使用的控制开关为S2。校对时所使用的脉冲采用分频器输出的1Hz脉冲，当S1或S2为“0时那么可以进展“快校时。而如果校对时所使用的脉冲由单次脉冲产生器提供，那么可以进展“慢校时。3 设计并绘制整机图图(8) 数字计时电路整机图在前面设计好的单元电路以及图(1)所示的框图的根底上，我们便可以可以设计出整机的电路图。把555振荡器产生的标准信号送入分频器，分频器将时基信号分频为每秒一次的方波作为秒信号送入计数器进展计数，并把得到的累计结果分别通过时显示器、分显示器、秒显示器以“时、“分、“秒的数字显示出来。具体的，在本数字计时电路系统中，利用两级计数器和译码器组成的60

18、进制计数器可分别实现对“秒和“分的显示，而利用两级计数器和译码器组成的12进制计数电路那么可实现对“时的显示。有些时候，计时器的计时会出现一些误差，这时候，那么可以利用此系统中的校时电路分别对时、分进展校对。校时电路可通过两只功能键进展操作，即工作状态选择键S1和校时键S2配合操作完成计时和校时功能。当按动S1键时，系统可依次选择计时、校时、校分、校秒这四种工作状态。连续按动S1键时，系统那么按上述顺序循环选择(通过顺序脉冲发生器实现)。假设希望此系统以2Hz的速率分别实现各种校准，只需要在系统处于上述后三种状态时(即系统处于校时状态下)，再次按下S2键即可实现。各种校准必须互不影响，即在校时

19、状态下，各计时器间的进位信号是不允许传送的。当时间校对完毕时，释放S2键，校时功能就会停顿，再按动S1键，系统就会返回计时状态重新开场计时。此数字计时电路系统的整机图见图(8)。总结从上个世纪末到现在，电子产品已经悄无声息地渗透到社会的各行各业。随着社会的快速开展，我们的生活节奏越来越快，电子产品的性能也越来越好、更新速度也越来越快，对社会生产力的提高、现代化和信息化社会的建立提供了持续的动力并给人们生产生活带来了极大的方便。当今社会，数字计时器的应用越来越广泛。由此可见，掌握数字计时电路并对其作深入研究，不断地从各个方面扩大其应用，有着非常实际的意义。基于数字计时电路系统的重要性，本次设计选

20、取其作为设计课题，并对其电路系统进展了初步的设计。数字计时电路使用灵活，应用广泛，具有使用平安、性能可靠、价格低廉、适用性强等特点。通过本次对数字计时电路系统的设计，我感觉我在以下几个方面都有很大的进步：首先，我在资料搜集方面得到一定的提高。任何一种高水平的工程设计，都必须有丰富的科学书目作为必要的参考资料，这次设计中通过英文翻译，使我在专业英语能力方面有了进一步的提高。其次，通过所学理论知识解决实际问题的能力有了一定的提高，专业知识也有得到稳固。通过这次毕业设计，我从分析实际工作的过程中，学会怎样利用理论知识去解决实际的问题。另外，当代的大学生在日常的学习中，早已不再局限于对书本上知识的死记

21、硬背，而是在传统教学模式的根底上再配以实践训练，培养自己的动手能力，学会自己解决问题的本领，以此来加强我们的实际操作能力。通过自己的努力，完成论文设计，把我所学的知识系统地回忆一遍并享受其带给我们的乐趣。而且在设计过程中不断地发现并解决问题，对我自己的逻辑思维能力提高也有很大帮助，对我以后的应聘和就业也会有莫大的好处。致谢 此次毕业设计能够完成，我首先要感谢我的论文教师。在本设计进展的自始至终，都得到了X丽教师的耐心细致的指导，在X教师的辛勤指导下，使我能按时保质的完成设计任务。其次我还要由衷的感谢我的父母对我的支持，他们用自己的方式给了我莫大的鼓励，父母教会了我人生的真谛。最后我还要感谢我的

22、舍友们，不仅在毕业设计过程中给我帮助，而且在这四年的大学生活中也给了我很大的帮助。我感谢他们！参考文献1毕满清.电子技术实验与课程设计M.：机械工业出社，1998.2王振红,X常年. 综合电子设计与实践M.：清华大学，2000.3阎 石.数字电子技术根底M.：高等教育，2002.4彭介华.电子技术课程设计指导M.：高等教育，1999.5X友汉.电子技术实验与实训M.：高等教育，2001.6 康华光.电子技术根底M.：高等教育，2000.7X家龙.集成电子技术根底教程M.：高等教育，2002.8路尔红.专用集成电路设计与电子设计自动化M.：清华大学，2004.9 Thomas L. Floyd.

23、 Digital Fundamentals. 7th edM. Beijing：Science Press and Pearson Education North Asia Limited, 2002.10John F. Wakerly. Digital Design - Principles & Practices. 3rd edM. Beijing：Higher Education Press and Pearson Education North Asia Limited, 2001.11M. Morris Mano. Digital Design.3rd edM. Beijing：Pe

24、arson Education North Asia Limited and Higher Education Press, 2002.The Design of the Digital Timing CircuitAbstract：The application of digital timing circuit is extremely widespread, pared to the traditional timing circuit ,it goes on accurately, demonstrates intuitively, does not need mechanical d

25、riving and frequent humans adjustment. It is widely used in large-scale and long-distance electronic clock for demonstrating at the public place such as the station, the wharf, the square and so on. This design has used the small scale integration chip of the 74LS series and the RS trigger timing el

26、ectric circuit. This paper introduces one kind of logical design plans of digital timing circuit. According to this plan, it designs a digital timing circuit which takes 12 hours as a cycle, May demonstrate hours, minutes, and seconds, and has the time-correcting function .The overall design is posed of the oscillator, the frequency divider, the counter, the display and the time-correcting circuit, in order to make it more systematic in methodology and simpler in the design of circuit. Key words： Digital timing circuit; Counter; Logical design