期末总复习.docx

1、期末总复习数字电路与数字系统总复习第一章 数字逻辑基础第一节 数制与编码 一、数制1、进位计数制：十进制、二进制、八进制、十六进制2、进位计数制的相互转换（1）二进制、八进制、十六进制到十进制（2）十进制到二进制、八进制、十六进制（3）八进制、十六进制到二进制二、二进制编码1、二进制码（1）自然二进制码（2）循环二进制码逻辑相邻：两项中只有一位不同，循环码相邻两项逻辑相邻。2、二十进制码（BCD码）（1）8421码：恒权码（2）格雷码：无权码（3）余3码：无权码第二节 逻辑代数基础一、基本逻辑运算与、或、非、与非、或非、异或、同或、与或非（1）与运算F = A and B（2）或运算F = A

2、 or B（3）非运算F = not A （4）与非运算F = not(A and B)（5）或非运算F = not(A or B)（6）异或运算F = A xnor B（7）同或运算FABABABAB F = A xor B二、正逻辑、负逻辑的概念对于一个逻辑电路，通常规定高电平为逻辑1，低电平为逻辑0，这是正逻辑。反之，如果规定高电平为逻辑0，低电平为逻辑1，则称为负逻辑。三、逻辑函数及其表示方法逻辑函数的表示方法：真值表、逻辑表达式、逻辑图、波形图四、逻辑代数的运算公式和规则反演律AB= A+B A+B=AB还原律A= A吸收律A+AB=A A(A+B)=AA+AB =A+B A(A+B

3、) =AB AB+AC+BC= AB+A C (A+B)(A+B)(B+C)= (A+B)(A+C)三个规则：（1）代入规则任何含有某变量的等式，如果等式中所有出现此变量的位置均代之以一个逻辑函数式，则此等式依然成立。（2）反演规则求一个逻辑函数F的非函数F时，可将F中的与（）换成或（），或（）换成与（）；再将原变量换成非变量（如B换成B），非变量换成原变量；并将1换成0，0换成1，那么所得的逻辑函数式就是F。（3）对偶规则F是一个逻辑函数表达式，如果把F中的与（）换成或（），或换成与（）；1换成0，0换成1，那么得到一个新的逻辑函数式，叫做F的对偶式，记做F，变换时仍要保持原式中先与后或的顺

4、序。第三节 逻辑函数的标准形式一、函数表达式的五种常用形式 “与或”式(基本形式)“或与”式(基本形式)“与非与非”式 “或非或非”式“与或非”式二、逻辑函数的标准形式（1）最小项如果一个函数的某个乘积项包含了函数的全部变量，其中每个变量都以原变量或反变量的形式出现，且仅出现一次，则这个乘积项称为该函数的一个标准积项，通常称为最小项。（2）最小项的表示方法：把使最小项为1的那一组变量取值组合当成二进制数，与这个二进制数对应的十进制数就是该最小项的编号。（3）最小项的性质：a对于任意一个最小项，只要一组变量取值使它的值为1，而其余各组变量取值均使他的值为0； b同一函数的任意两个不同的最小项的乘

5、积为0； c全部最小项的和为1。第四节 逻辑函数的化简一、代数法化简逻辑函数并项：利用A+A=1将两项并为一项，消去一个变量。吸收：利用 A + AB = A消去多余的与项。消元：利用A+A B =A+B消去多余因子。配项：先乘以A+A或加上AA，增加必要的乘积项，再用以上方法化简。二、图解法化简逻辑函数卡诺图合并最小项原则：（1）圈要尽可能大，每个圈包含2n个相邻项。（2）圈的个数要少，使化简后逻辑函数的与项最少。（3）所有含1的格都应被圈入，以防止遗漏积项。（4）圈可重复包围但每个圈内必须有新的最小项。 三、具有无关项逻辑函数的化简处理方法：(1)填函数的卡诺图时，在无关项对应的格内填任意

6、符号“”、“d”或“”。(2)化简时可根据需要，把无关项视为“1”也可视为“0”，使函数得到最简。第二章 逻辑门电路三态门的逻辑符号及其应用三态：正常“0”态、正常“1”态和高阻态三态门的应用1、实现总线结构2、实现双向数据传输第三章 组合逻辑电路第一节 组合电路的分析和设计一、组合逻辑电路的特点：电路由逻辑门构成；不含记忆元件；输出无反馈到输入的回路；输出与电路原来状态无关。二、组合逻辑电路的分析：步骤：1、根据给定逻辑电路图，从输入到输出逐级写出各输出端的逻辑表达式，最后得到表示输出与输入关系的逻辑表达式2、利用公式法或卡诺图法，简化或变换输出逻辑表达式。3、根据最简逻辑函数表达式，列出真

7、值表。4、根据真值表，判断电路的逻辑功能。三、组合逻辑电路的设计：步骤：1、逻辑抽象：（1）设置变量。分析事件的因果关系，把原因设置为输入变量，结果设置为输出变量（2）状态赋值。依据输入、输出变量的状态进行逻辑赋值，确定输入输出的哪种状态用0表示，哪种用1表示。（3）列真值表2、写出逻辑表达式3、选器件类型4、逻辑函数化简或变换5、画出逻辑电路图第二节 组合逻辑电路中的竞争与冒险1、概念 在组合电路中，当逻辑门有两个互补输入信号同时向相反状态变化时，输出端可能产生过渡干扰脉冲的现象称为竞争冒险。2、冒险现象的识别 （1）代数判别方法：是否出现AA和AA （2）卡诺图法：围圈相切，且相切处又无其

8、他圈包含。3、消除办法（1）加选通脉冲 （2）修改逻辑设计，增加冗余项（3）输出接滤波电容第三节 超高速集成电路硬件描述语言VHDL一、VHDL 语言的三个基本组成部分1、参数部分程序包2、接口部分设计实体3、描述部分结构体二、端口的模式1、输入（Input）：2、输出（Output）：3、双向（Inout）：4、缓冲（Buffer）：三、结构体有三种描述方式行为描述(behavioral)数据流描述(dataflow)结构化描述(structural)四、VHDL逻辑操作符（七个）：AND（与）、OR（或）、NAND（与非）、NOR（或非）、XOR（同或）、XNOR（异或）、NOT（非）五、

9、VHDL程序必需的两个元素：ENTITY（实体）：通过端口（PORT）的外部输入和输出来描述一个给定的逻辑功能。ARCHITECTURE（结构体）：用来描述系统内部的结构和行为。且二者必须同时使用！第四节 组合逻辑电路模块及其应用一、编码器1、普通编码器任何时候只能有一个输入线上有信号。2、8线至3线优先编码器74LS148 为编码输入端， 为三位二进制编码输出端，输入输出的有效信号都是0。在输入中，脚标越大，优先级越高，I7优先级最高。二、译码器1、功能：输入是一组二进制代码，输出是一组高低电平信号。每输入一组不同的代码，只有一个输出呈现有效状态。2、3：8线译码器：三个输入端（A、B、C）

10、，8个输出端（Y0Y7），另有3个使能输入端（G1，G2A和G2B），一个高电平有效和两个低电平有效。3、用译码器实现组合逻辑函数。（74LS138） a将逻辑函数转换成最小项表达式，再转换成与非与非形式。 b画出输入端、使能端和输出信号F（最小项的与非形式）。三、数据选择器四选一数据选择器的输出函数如下：八选一数据选择器的输出函数如下：用数据选择器实现逻辑函数： a将逻辑函数转换成最小项表达式。 b写出数据选择器的逻辑函数。 c将逻辑表达式与函数表达式相比较，写出对应项。 d画出电路连接图。四、数据比较器1、中规模集成4位数据比较器74LS85，有两组各是4位的数据输入端a3a0和b3b0，

11、有3个级联输入信号ab，另有3个比较结果输出端AB。2、当两个4位数比较时，先比较最高位，最高位相同时比较次高位，依此类推。五、加法器1、分为串行加法器和并行加法器。2、串行加法器须将低位全加器产生的进位信号逐位向高一位传递，工作速度慢；并行加法器采用超前进位方式，工作速度快。第四章 时序逻辑电路 时序逻辑电路与组合逻辑电路的区别：1、组合逻辑电路某一时刻的输出只取决于此时刻的输入。2、时序逻辑电路某一时刻的稳定输出不仅取决于当时的输入，还取决于过去的输入(历史状态)。3、因此记忆元件(Memory Devices)是时序逻辑电路的基本元件。第一节 触发器一、触发器的基本特性 （1）有两个互补

12、的输出端Q和Q （2）有两个稳定状态，即 当RD=0，SD=1时，Q=0；当RD=1，SD=0时，Q=1。二、RS触发器的特征方程：(与非门构成的基本RS触发器) （RS触发器的约束条件）三、JK触发器的特征方程：四、D触发器的特征方程：第二节 时序电路概述一、时序电路的特点及其结构时序逻辑电路任一时刻的输出信号不仅取决于该时刻输入信号，而且还与电路原来的状态有关；时序电路具有记忆能力，能保存电路原来的状态。时序电路结构特点：1、组合电路+触发器2、电路的状态与时间顺序有关时序电路的结构：1、输出方程：Z（tn）= FX（tn），Y（tn）2、驱动方程: W（tn）= HX（tn），Y（tn）

13、3、状态方程：Y（tn+1）= GW（tn），Y（tn）式中：tn、tn+1表示相邻的两个离散时间二、时序电路的分类1. 根据时序电路输出信号的特点分类 Z（tn）= FY（tn） 穆尔型（Moore）电路Z（tn）= FX（tn），Y（tn）米里型（Mealy）电路2. 根据时序电路中时钟信号的连接方式分类 时序电路（1）同步：存储电路里所有触发器由一个统一的时钟脉冲源控制（2）异步：没有统一第三节 同步时序电路的分析步骤：1、列写各触发器的驱动方程和时序电路的输出方程2、根据触发器的特征方程求触发器的状态方程3、根据时序电路的输出方程和状态方程作状态转换表或状态转换图4、根据上述分析结果描

14、述时序电路的逻辑功能第四节 同步时序电路的设计一、设计步骤：1、给定逻辑功能建立原始状态图原始状态表2、状态简化求最小化状态表3、状态编码4、选触发器类型，求驱动方程、输出方程5、画逻辑电路图6、画全状态图，检查设计是否符合要求，如不符合要求，重新设计二、给定状态转换表的化简：1、观察法 在状态转换表中判断两个状态是否等价的条件如下： （1）在相同的输入条件下具有相同的输出。 （2）在相同的输入条件下次态也等价。 次态等价的判断条件是： （1）次态相同或某些次态和各自的现态相同。 （2）次态交错。 （3）次态互为隐含条件。2、隐含表法 作隐含表顺序比较关联比较寻找最大等价类状态合并，求出最简状

15、态转换表第五章 常用时序集成电路模块及其应用第一节 计数器一、四位二进制同步计数器74161十六进制，异步清零，同步预置二、四位二进制同步计数器74163十六进制，同步清零，同步预置三、74161/ 74163功能扩展接成任意模计数器1、同步预置法2、反馈清零法3、多次预置法四、四位二进制同步可逆计数器74193十六进制加减法计数，异步清零，异步预置五、74193功能扩展接成任意模计数器1、异步预置加法/减法计数2、异步清零加法/减法计数六、异步计数器74290及其功能扩展第二节 寄存器与移位寄存器一、中规模寄存器74175异步清除、同步置数二、4位单向移位寄存器74195三、4位双向移位寄存

16、器74194四、移位寄存器的应用构成计数器（一）环形计数器（1）连接方法： 将移位寄存器的输出Q3反馈到、K输入端。（2）判断计数器的模： 计数器的模 n(n为移位寄存器的位数)。（二）扭环形计数器（1）连接方法： 将移位寄存器的输出Q3经反相器后反馈到、K输入端。（2）判断计数器的模： 计数器的模2 n (n为移位寄存器的位数)。第三节 序列信号发生器一、反馈移位型序列信号发生器 反馈移位型序列码发生器是由移位寄存器和组合反馈电路组成。 二、计数器型序列信号发生器（一）电路组成计数器+组合输出电路（二）设计过程1. 根据序列码的长度S设计模S计数器，状态可以自定。2.按要求设计组合输出电路。

17、第六章 可编程逻辑器件一、PLD的基本结构二、PLD的逻辑符号表示方法1. 输入缓冲器表示方法 2. 与门和或门的表示方法F1=ABC F2=B+C+D三、PLD的分类1、与阵列固定，或阵列可编程： 可编程只读存储器PROM或可擦除编程只读存储器EPROM2、与阵列，或阵列均可编程： 可编程逻辑阵列PLA3、与阵列可编程，或阵列固定： 可编程阵列逻辑PAL、通用阵列逻辑GAL、高密度可编程逻辑器件HDPLD四、用PLD实现逻辑函数1、用PROM、EPROM实现逻辑函数2、用PLA实现逻辑函数第七章 D/A转换器和A/D转换器第一节 D/A和A/D转换的基本原理一、D/A转换的基本原理量化单位，

18、就是输入数字D的一最低有效位（Least Significant Bit，LSB）所对应的模拟量。二、A/D转换的基本原理 若模拟参考量为R，则输出数字量D和输入模拟量A之间的关系为 D A/R第二节 D/A转换器一、权电阻型D/A转换器二、R2R网络型D/A转换器 第三节、A/D转换器一、并行比较型A/D转换器 优点：速率最高 缺点：需要使用大量的比较器二、串行比较型A/D转换器 优点：电路结构简单 缺点：转换速率低三、并串比较型A/D转换器第八章 脉冲产生与整形第一节 波形变换电路一、单稳态触发器的工作原理 单稳态触发器的一般特性: 1、只有一个稳态，另有一个暂稳态。 2、何时翻转到暂稳态

19、取决于输入信号。 3、何时翻转回稳态取决于电路参数R与C。 第二节 脉冲产生电路一、多谐振荡器 二、晶体振荡器 工作在串联谐振频率， C1只起耦合作用，其值应取得大一些。第三节 施密特触发器 一、特性与原理1、输入电平的阈值电压由低到高为 ，由高到低为 ，且 ，输出的变化滞后于输入，形成回环。 2、施密特触发器属于“电平触发”型电路，不依赖于边沿陡峭的脉冲。施密特触发器的电压传输特性 施密特触发器符号：二、施密特触发器应用举例 1、波形变换 将一周期性信号变换为矩形波，其输出脉冲宽度tW可通过改变UT进行调节。2、信号整形 将不规则的信号波形整成矩形脉冲。 3、幅度鉴别4、构成多谐振荡器第四节 集成定时器 一、电路组成二、工作原理三、555电路构成单稳态触发器 四、555电路构成多谐振荡器五、555电路构成施密特触发器第九章 数字系统设计第一节 数字系统设计概述一、数字系统的概念：交互式的以离散形式表示的具有存储、传输、处理信息能力的逻辑子系统的集合物二、数字系统与逻辑功能部件的区别1、功能上的区别：逻辑功能部件功能单一，数字系统则按预定要求产生或加工处理数字信息。2、结构上的区别：是否含有控制器3、设计方法上的区别：逻辑功能部件采用自下而上的设计方法；数字系统则先自上而下，后自下而上。第二节 ASM图、MDS图以及ASM图至MDS图的转换