ImageVerifierCode 换一换
格式:DOCX , 页数:20 ,大小:170.40KB ,
资源ID:8481966      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/8481966.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(复杂可编程逻辑器件指导书.docx)为本站会员(b****6)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

复杂可编程逻辑器件指导书.docx

1、复杂可编程逻辑器件指导书复杂可编程逻辑器件及数字系统设计王晓飞 编著北京机械工业学院电子信息工程系二零零四年六月第六章 实验内容 本章提供了多个层次不同的实验,实验中应注意掌握实现方法和技巧,并运用实验装置进行功能验证。实验一 熟悉软硬件环境及使用一、 实验目的1 学习Quartus 软件的基本操作;2 学习原理图和VHDL两种设计输入方法;3 初步掌握器件设计输入、编译、仿真、下载的过程;4 学习实验装置的使用方法。二、实验要求 选用课上或书中的例题,按照第二章所述练习Quartus 软件的使用:分别选用原理图输入方式和VHDL输入方式进行电路功能设计;掌握FPGA的开发步骤设计输入、设计实

2、现、设计验证;按照第五章所述了解实验装置的工作原理和使用方法。实验二 组合逻辑电路的设计一、 实验目的1 设计8段译码器、两路4位二进制比较器,并在实验装置上验证所设计的电路;2 学习用AHDL语句进行逻辑描述。二、实验要求 用AHDL中真值表的设计方法设计8段译码器、用布尔方程的设计方法设计两路4位二进制比较器,对CPLD器件进行配置及下载来验证自己的设计,验证电路的外围器件可选用按键输入、指示灯输出。8段译码器的逻辑功能输入输出in3.0dpgfedcba00011111110000011020101101130100111140110011050110110160111110170000

3、0111801111111901101111A01110111B01111100C00111001D01011110E01111001F01110001两路4位二进制比较器逻辑功能输入输出a3.0b3.0HLEa3.0 b3.0100a3.0 b3.0010a3.0= b3.0001实验三 时序逻辑电路的设计一、 实验目的1设计8位锁存器、60分频器,并在实验装置上验证所设计的电路;2了解时序逻辑电路的设计特点。二、实验要求 用原理图输入方式设计8位锁存器、用VHDL输入方式设计60分频器。验证电路的外围器件可选用按键输入、数码管输出。思考题:如何消除险象竞争?实验四 数字电路系统实验设计交通

4、灯控制器一、 实验目的1设计一个简易交通灯控制器,并在实验装置上验证所设计的电路;2学习层次化设计方法。二、实验要求位于十字路口的交通灯,在A方向和B方向各有红、黄、绿三盏灯,亮灭顺序如表所示,1表示亮,0表示灭,假设灯亮灭时间均为1S。本实验设计输入方法、验证器件不限,最终需建立一个元件符号。A方向B方向红灯黄灯绿灯红灯黄灯绿灯100001100010010010010100001100010100010010100010思考题:如何实现各灯亮灭时间可调?实验五 数字电路系统实验设计一个方波信号输出电路一、 实验目的1设计一个方波信号产生电路,并在实验装置上验证所设计的电路;2建立自顶向下的

5、设计思路。二、实验要求设计一个占空比为20、周期为1S的方波信号,并用末位数码管进行指示当方波信号为高电平时,数码管显示2;当方波信号为低电平时,数码管显示8。实验六 数字电路系统实验设计两人掷骰子比较点大小的游戏电路一、 实验目的1设计一个游戏电路并在实验装置上验证所设计的电路;2建立自顶向下的设计思路。二、实验要求A、 B两人玩掷骰子的游戏,当A的点数大于B的点数时,输出H=“1”、L=E=“0”;当A的点数小于B的点数时,输出L=“1”、H=E=“0”;当A的点数等于B的点数时,输出E=“1”、H=L=“0”;并同时用两个数码管显示A、B两人的点数。实验七 数字电路系统实验设计一个CPU

6、计数比较系统一、 实验目的1设计一个计数比较系统,并在实验装置上验证所设计的电路;2建立自顶向下的设计思路。二、实验要求cp1和cp2为两个时钟输入端,keep=1时启动2个8位计数器,keep=0时,计数器停止计数并保持当前计数值。/R=0时,CPU读入数据。C=0时,CPU读入A口值;C=1时,CPU读入B口值。完成虚框以外的电路的设计。 思考题:1.若CPU的写信号参与控制,并口的D70将成为双向口,如何设计? 2不读不写时如何使并口的D70呈高阻态?实验八 数字电路系统实验设计CPU接口电路一、 实验目的1设计一个CPU接口电路,并在实验装置上验证所设计的电路;2了解CPU接口电路的工

7、作原理;3掌握自顶向下的设计方法。二、实验要求 如图示一个微机系统接口电路芯片:D7D0与CPU数据线相连,A、RD、WR来自CPU控制线。当RD=0时,CPU通过D7D0读入IN7IN0的数据;当WR=O时,CPU通过D7D0将数据写入OUT7OUT0。当A=0时,输出OUT7OUT0呈高阻态。设计框内电路。 思考题:三态门、缓冲器、锁存器的使用场合?第五章 CPLD实验电路系统CPLD实验电路系统主要包括以下几个部分:下载电路用于将计算机中的二进制位码流文件下载至CPLD芯片中,以使CPLD按照所设计的电路功能工作;系统的输入时钟、键、A/D等;系统的输出指示灯、数码管、LCD、D/A等;

8、CPU接口。 51 下载电路图5.1.1 下载电路 如图5.1.1所示,左侧为PC机的并口,74LS244为驱动芯片,右侧为与CPLD连接的接插件,注意接插件上的电源VCC和GND要与74LS244驱动芯片及CPLD的供电电源一致。52 CPLD管脚的分配 本节以FLEX10K10TC144为例,介绍CPLD与外围其它元器件的连接,连接的元器件种类繁多,主要包括键自锁按键、拨码开关、脉冲按键、小键盘;指示灯红黄绿发光二极管、点阵式显示器;数码管;LCD显示器;声报警蜂鸣器;时钟输入电路;单片机8051;A/D和D/A等。图5.2.1为FLEX10K10TC144管脚对外围电路的分配。图5.2.

9、1 FLEX10K10TC144管脚连接图53 开关输入该电路包含8个带指示灯的自锁按键和16个拨码开关。按键没有按下时,指示灯处于熄灭状态,表明输入CPLD的电平为“0”,按键按下时,指示灯发光,表明输入CPLD的电平为“1”。拨码开关拨至“OFF”时,输入CPLD的电平为“0”;拨码开关拨至“ON”时,输入CPLD的电平为“1”。图5.3.1 开关电路54 脉冲输入 PS1PS4为四个带指示灯的复位按键。PS1、PS2没有按下时,对应于按键的指示灯发光,输入到CPLD中的PS1点和PS2点的电位由上拉电阻嵌位在高电平;当按键按下时,指示灯熄灭,CPLD中的PS1点和PS2点的电位为低电平;

10、放开按键后,该点电位又变成低电平,至此为CPLD输入了一个负脉冲。同样的道理,使用PS3和PS4会为CPLD输入正脉冲。DOWN、UP为不带指示灯的复位按键,工作原理同上。图5.4.1 脉冲输入电路55 键盘 通常状态下,CPLD回读键盘的列线值为“111”。由CPLD依次扫描输出C1C2C3C4=“0111”、“1011”、“1101”、“1110”,当某行线为“0”,回读某列线也为“0”时,即可知道此键的位置。比如CPLD输出C1C2C3C4=“1011”、而回读列线RK2为“0”时,表明键“2”按下。图5.5.1 键盘电路56 指示灯电路CPLD输出管脚通过电流驱动电路和限流电阻接指示灯

11、的阳极端,这里指示灯的阴极端同样受CPLD的控制,当然也可直接接地。图5.6.1 指示灯电路57 88点阵式发光二极管该发光二极管阵列由8个红色和8个绿色发光二极管组成,每个点由一红一绿两个发光二极管组成,两者共阴极,由CPLD控制。当某点的红绿发光二极管同时点亮时,该点就可呈黄色显示。图5.7.1 88点阵式发光二极管电路58 蜂鸣器电路BUZZER与CPLD连接,当BUZZER为“1”时,蜂鸣器发声。图5.8.1 蜂鸣器电路59 CPU接口电路图中给出了CPLD与8051单片机及ADC0804模数转换器和AD7528数模转换器的连接电路,通过该电路可实现模拟量的采集、运算、闭环控制等。 图

12、5.9.1 CPU接口电路510 数码管显示电路 图5.10.1 数码管显示电路511 CPLD管脚分配表实验装置的面板如图5.11.1所示,各输入输出器件与CPLD管脚连接如表5 11.1所示。图5.11.1 实验装置面板图表5.11.1 输入输出器件与CPLD管脚连接表外围器件名称外围器件符号CPLD管脚号说明红色指示灯L17黄色指示灯L28绿色指示灯L39红色指示灯L410黄色指示灯L511绿色指示灯L612红色指示灯L713黄色指示灯L814绿色指示灯L917红色指示灯L1018黄色指示灯L1119绿色指示灯L1220141L1L12的共阴极,高电平有效6个数码管a23b26c27d2

13、8e29f30g31dp3274138A(DE1)3374138的输出y0y5分别接数码管的共阴极c1c6(c6为低位) B(DE2)36C(DE3)37蜂鸣器BUZZER46红骰子指示灯L137L148L159L1610L1711L1812L1913绿骰子指示灯L2014L2117L2218L2319L2420L2521L2622142L134L26的共阴极,高电平有效液晶显示器EN130RS122RW128D0131D1132D2133D3135D4136D5137D6138D7140黄色时钟指示灯L27(10MHZ)23L28(1MHZ)26L29(100KHZ)27L30(10KHZ)

14、28L31(1KHZ)29L32(100HZ)30L33(10HZ)31L34(1HZ)3274138a3374138的输出y6为L27L34的共阴极 b36c37UP键121按下时接低电平,放开时接高电平DOWN键125OSC5510MHZ晶振频率88点阵式LED显示器Row188 阳极公共端Row289Row390Row491Row592Row695Row796Row897CR198红色阴极端,高电平有效绿色阴极端,高电平有效CR299CR3100CR4101CR5102CR6109CR7110CR8111CG1112CG2113CG3114CG4116CG5117CG6118CG7119

15、CG81208051CPUP0.0131P0.1132P0.2133P0.3135P0.4136P0.5137P0.6138P0.7140P1.017P1.118P1.219P1.320P1.421P1.522P1.6141P1.7142P2.07P2.18P2.29P2.310P2.411P2.512P2.613P2.714P3.041P3.1144P3.298P3.399P3.4100P3.5101P3.6122P3.7128按键SW147按键按下时接高电平,放开时接低电平SW248SW349SW451SW559SW660SW762SW863拨码开关SW964拨至ON接高电平SW1065S

16、W1167SW1268SW1369SW1470SW1572SW1673SW1778SW1879SW1980SW2081SW2182SW2283SW2386SW2487脉冲按键PS154PS1、PS2按下接低电平,放开接高电平;PS3、PS4按下接高电平,放开接低电平PS256PS3124PS4126键盘RK142键盘电路如图 5.2.2所示,C1C4为74138的输出端y0y3RK243RK344ADC0804DB0131DB1132DB2133DB3135DB4136DB5137DB6138DB7140/CS38/RD128AD_INTR143AD_WR接74138的y6DA7528DB0131DB1132DB2133DB3135DB4136DB5137DB6138DB7140/CS39/WR128/DACA122

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1