硬件信号质量SI测试规范.docx

1、硬件信号质量SI测试规范信号质量测试规范关键词：信号完整性 、测试摘 要：本规范详细说明了单板信号质量测试的方法。其中包括各类信号波形参数的定义，进行信号质量测试的条件，覆盖范围，合格标准，信号分类，各类信号波形参数的指标，测试点的选择以及测试结果分析重点。缩略语清单： SISignal Integrity信号完整性TTLTransistor-Transistor Logic晶体管-晶体管逻辑CMOSComplementary Metal Oxide Semicondutor互补金属氧化物半导体LVTTLLow Voltage TTL低电压LVCMOSLow Voltage CMOS低电压EC

2、LEmitter Coupled Logic 发射极耦合逻辑PECLPseudo/Positive Emitter Coupled Logic伪发射极耦合逻辑LVDSLow Voltage Differential Signaling低电压差分信号GTLGunning Transceiver Logic射电收发逻辑HSTLHigh-Speed Transceiver Logic高速收发器逻辑eHSTLEnhanced High-Speed Transceiver Logic增强高速收发器逻辑dHSTLDifferential HSTL差分HSTLSSTLStub Series-terminat

3、ed Logic线脚系列终端逻辑SPISerial Peripheral Interface串行外围接口I2CInter Integrated Circuit Bus内部集成电路总线USBUniversal Serial Bus通用串行总线1引言信号质量测试规范是为了规范和指导 硬件调试、硬件测试 以及 生产测试 时信号质量测试方法及手段，在总结长期实际工作经验的基础上制定的。由于某些原因的限制，本规范难免会存在着一些纰漏。我们实际使用、遵循规范的过程，也是一个检验和完善规范的过程。希望大家能积极的提出宝贵意见及见解，以保持该规范的的可操作性，推动我司规范性文档的建设进程。 2适用范围本规范作

4、为研发、中试进行信号质量测试的共同标准。本规范适用所有数字信号的调试、测试过程。测试时应覆盖各个功能模块，包括电源、时钟、复位电路、CPU最小系统、外部接口（E1、网口、串口等等）、逻辑芯片(CPLD/FPGA)、专用电路等等。模拟电路由于其信号的连续变化性，不能直接应用本规范，可择情参考。本文档不包括的内容：非信号质量测试内容。例如不适用于部分硬件接口指标测试，系统硬件规格测试、环境测试、EMC测试、安规测试、防护测试、振动测试等。3信号质量测试概述3.1信号完整性现在的高速数字系统的时钟频率可能高达数百兆Hz，其快斜率瞬变和极高的工作频率，以及很大的电路密集度，必将使得系统表现出与低速设计

5、截然不同的行为，出现了信号完整性问题。破坏了信号完整性将直接导致信号失真、定时错误，以及产生不正确数据、地址和控制信号，从而造成系统误工作甚至导致系统崩溃。因此，信号完整性问题已经越来越引起高速数字电路设计人员的关注。如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。SI（Signal Integrity）解决的是信号传输过程中的质量问题，尤其是在高速领域，数字信号的传输不能只考虑逻辑上的实现，物理实现中数字器件开关行为的模拟效果往往成为设计成败的关键。3.2信号质量常见的信号质量问题表现在下面几个方面

6、：1)过冲类型正过冲负过冲图例危害1、闩锁损伤器件（VCC/VDD），对器件冲击造成器件损坏；2、形成干扰源，对其它器件造成串扰。1、闩锁损伤器件（ VIH，输入低电平 VIH VT VIL VOL。 5.2合格标准表1.电平信号高低电平合格标准（单位 V）信号类型VCCVOHVIHVTVILVOLTTL、ABT52.421.50.80.4LVTTL、LVT、LVC、ALVC、LV3.32.421.50.80.4CMOS54.43.52.50.50.5LVCMOS3.3/2.52.4/2.02.0/1.71.5/1.20.8/0.70.2/0.2LVDS1.4752.41.200.925CML

7、1.5/1.81.5/1.81.91.61.31.0/1.3ECL/LVECL0-0.88-1.24-1.3-1.36-1.72PECL54.23.93.73.523.05LVPECL3.32.422.062.001.941.58GTL1.20.90.80.750.4GTL+1.51.110.950.4ETL52.41.61.51.40.4BTL（低电平为1V）2.11.61.551.471.1HSTL-I、II 11.51.30.850.750.650.4HSTL-III、IV1.51.310.90.80.4SSTL 2-I、II 22.52.31.431.251.070.2SSTL 3-I

8、、II3.33.11.71.51.30.2表2.过冲毛刺合格标准（单位 V）信号类型正向过冲负向过冲正向回冲负向回冲正向毛刺负向毛刺实测VIH要求实测VIL要求PECL0.23.873.523.873.873.52TTL12.40.82.430.6LVTTL(3V)12.40.82.42.80.6CMOS13.51.51.53.51GTL+0.41.20.31.21.40.4GTL0.30.950.250.951.150.3小结 从上表中可以看出：1正向回冲和毛刺应大于VOH，负向回冲和毛刺应小于VIL。也就是保证过冲和毛刺不被误判断为有效信号；2正向过冲和负向过冲在器件absolute ma

9、ximum rating 基础上略有放宽。过冲 与 Absolute Maximum Rating我们注意到芯片资料中常规定absolute maximum rating的要求，例如LVTH16245 的器件资料规定其VI（直流输入电压）的范围-0.5 +7.0V。当管脚电压范围长期超过器件的absolute maximum rating时，器件很容易失效（器件资料里常提到：Absolute Maximum continuous ratings are those values beyond which damage to the device may occur.）。对于我们调试、测试过程中

10、常遇到的时钟信号过冲，一般是处在时钟信号上升、下降沿上的，不是一直处于超过absolute maximum rating的状态。所以考虑实际情况，我们以上表为依据来评估测试过冲，条件略有放宽。如果管脚上电压长期为过压、负压，则不应超过absolute maximum rating。5.3信号质量测试结果分析注意事项1） 对设计缺陷的窄脉冲（如逻辑设计缺陷）等，不属于信号质量要求范围，而属于设计错误，必须进行更正；2） 参照信号的用途，分析信号质量对单板的影响。 一些情况下差的信号质量不一定会对系统造成影响的，不能单纯参照指标。比如数据、地址线是电平有效信号，并且通常在读写控制信号的上升/下降采

11、样，边沿处信号质量对系统影响不大。因此在选择我们关注的测试指标时要按需求选择。但是也应当指出，边沿处的过冲虽然对系统的功能实现可能没有影响，可是会对器件的寿命造成不良影响。3） 酌情考虑输入信号的过冲对器件的影响，视器件本身的设计，工艺而定。现在的CMOS工艺的输入电平可达07V，所以高电平过冲对器件的影响较小，主要应该关注低电平过冲。器件功能出现异常可能不仅与低电平过冲的幅度有关，还与低电平过冲的时间宽度有关。对CMOS器件尤其要注意其低电平过冲的影响，可能造成闩锁现象。 对于不同的器件，对低电平要求应符合厂家规定的absolute maximum rating 的要求。4） 信号波形不标准

12、时可能是该信号处于三态，或单板在此时并不使用该信号，对此类信号要注意分析此信号是否为有效期间，如果在无效期间可视其为正常信号。6信号质量测试方法6.1电源信号质量测试6.1.1 简述 电源本身有各类参数，在和产品配合使用时必须关注电源在实际工作过程的每一个输出参数是否符合要求。单独的电源参数，以及电源在与产品配合工作时参数是经常不一样的，我们必须在实际应用中对电源的每一个关键参数进行详细测试，从而保证产品（系统）的正常工作。 这里讨论的是和电源工作时输出信号参数的测试方法和要求。本小节“电源信号质量测试”不仅仅指电源芯片DC/DC、LDO等，还涉及芯片的电源管脚。6.1.2 测试项目1)测试电

13、压值（精度）2)测试电源噪声/纹波3)测试电压上下电波形4)测量缓启动电路参数5)测试电源电流和冲击电流6)测试电源告警信号7)测试冗余电源的均流参数6.1.3 测试方法1） 测试电压值（精度）测试仪器万用表（或示波器+无源探头）测试方法 以测试芯片前端的输入电压为例（直流），测试工具：万用表（或示波器）。用万用表的黑表笔（或示波器探头的接地线）连接被测试电源的地，红表笔（或示波器探头的探针）连接被测试电压。电压精度需要在单板空载、满载的时候分别进行测试。测试点1）电源（DC/DC、LDO等）的电压输出管脚；2）芯片的电源管脚；合格标准一般在标称电压值5%范围内。根据芯片的电压要求来确定。注意事项1）确保数字万用表电池电量充足，否则测量结果有较大误差；2）不推荐使用示波器测量电压精度，因为会存在偏差。万一要使用示波器测量电压精度，需要设置为直流并且取均方根值；2） 测试电源噪声/纹波定义纹波：是出现在输出端子间的一种与输入频率和开关频率同步的成分，用有效值表示，一般在输出电压的0.5%以下；噪声：是出现在输出端子间的纹波以外的一种高频成分，也用峰-峰（peak to peak）值表示，一般在输出电压的1%以下；纹波噪声：是上述“纹波”、“噪声”二者的合成