数字电路课程设计实验报告.docx

1、数字电路课程设计实验报告数字电路课程设计设计报告 学院： 计算机与信息学院 姓名： 学号： 班级： 通信班 指导老师： 许良凤 吴从中 设计题目一：智力竞赛电子抢答器1. 设计任务与要求（1）通道数8个，每路设置一个抢答按钮, 供抢答者使用。（2） 电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后,若参赛者按抢答开关, 则该组指示灯亮, 显示电路显示出抢答者的组别, 同时扬声器发出“滴嘟”的双音, 音响持续23 s。（3）电路应具备自锁功能, 一旦有人事先抢答, 其他开关不起作用。2. 方案设计与论证总体框图： 方案设计：方案一： 利用编码器74LS148对电路进行输入

2、判断，获取输入信息；然后送入74LS279进行数据的保存与锁存，最后驱动数码管显示结果方案二： 利用74LS373锁存器和按钮开关组成输入部分没然后输入数据送入74LS148编码器对数据进行编码，并反馈信息对74LS373进行锁存，最后驱动数码管显示结果。经比较，方案一电路复杂不易调试，电路二相比之下电路简单，容易实现，因此选择方案二。工作原理：抢答时各组对主持人提出的问题在最短的时间内做出判断，并按下抢答键回答问题。当第一个人按下按键后，在显示器上显示出该组的号码，同时电路将其他各组按键封锁，使其不起作用。回答完问题后，由主持人将所有按键回复，重新开始下一轮抢答。因此要完成抢答器的逻辑功能，

3、该电路至少应包括输入开关，数字显示，判别组控制以及组号锁存等部分。当主持人控制开关处于“清除”位置时，输出端全部为低电平，于是74LS48的BI非为低电平，显示器灭灯；74LS148的选通输入端ST非为低电平，74LS148处于工作状态，此时锁存电路不工作。当主持人开关拨到“开始”位置时，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端输入信号，当有选手将按钮按下时，经74LS48译码后，显示器上显示出选手编号。此外，CTR为高电平，使74LS148的ST非端为高电平，74LS148处于禁止工作状态，锁存其他按钮的输入。当按下的按钮松开后，74LS148的非为高电平

4、，但由于CTR维持高电平不变，所以74LS148仍处于禁止工作状态，其他按钮的输入信号不会被接受。这就保证了抢答者的优先性以及抢答电路的准确性。当优先抢答者回答完问题后，由主持人操作控制开关S，使抢答电路复位，以便进行下一轮抢答。功能模块：(1) 输入电路：输入电路由锁存器74LS373和按键组成(2) 锁存器控制电路：锁存器控制电路由相关的门电路组成(3) 数码显示电路：优先编码器74LS148进行编码，编成的二进制代码再送到BCD码七段译码驱动器74LS247，最后送到共阳极的七段数码管，显示相应的数字。工作过程： 接通电源时，节目主持人将开关置于清除位置，抢答器处于禁止工作状态，编号现实

5、灭灯，定时显示器上显示设定的时间，当节目主持人宣布抢答开始后，将控制开关拨到开始位置，抢答器处于工作状态。当选手按动抢答按钮时，抢答器完成以下工作：优先编码电路立即分辨出抢答者的编号，并有锁存器进行锁存，然后由译码器显示电路显示编号。控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答。3单元电路设计电路整体由输入单元，编码单元，译码单元，锁存单元，显示单元组成。（1） 输入单元输入部分由8个按钮开关和74LS373锁存器组成，在没人抢答时，74LS373的使能端为高电平，此时芯片处于工作状态，当有人抢答时，使能端为低电平，电路输入端被锁存，输出端继续输出锁存前的数据，即输出不受影响。所

6、用74LS373芯片资料:引脚：真值表：（2） 编码单元编码单元由74LS148组成，当主持人按下开关时，芯片的使能端为低电平，电路开始工作，当有人按下开关时，编码器的结果被输入到数码管显示。电路原理图：所用74LS148芯片资料：（3） 数码管驱动及显示部分此部分由74LS48译码器实现对数码管的驱动，74LS48把74LS148编码的结果进行译码，然后驱动数码管进行显示。电路原理图：所用芯片资料：（4） 锁存及报警单元当74LS373处于工作状态，74LS148处于非工作状态，此时数码管无显示；当主持人按下开关，两个芯片都处于工作状态；此时如果有人按下按钮及有低电平输入时，编码器74LS1

7、48的GS端的输出结果反馈到锁存器74LS373的使能端，使锁存器的输入端失效而输出端保持不变达到锁存目的。电路原理图:4.具体电路图材料清单：具体电路图：5.调试分析及调试中所遇问题及解决方法调试分析：按照单元电路图连接单元电路并调试。主持人未按下开关时，抢答无任何反应，当主持人按下开关，有人按下抢答器后，数码管立即显示所按按钮者的编号，此时若有其他人抢答，没有任何反应，数码管仍然显示第一个抢答者的编号，当主持人清零后，回到最初状态。调试中所遇问题及解决方法：问题一：仿真与实际电路存在一定出入解决方法：仿真时开关需要接电源，而实际实验中由于试验箱的内部构造，开关电源不需要单独接入。问题二：数

8、据不能锁存解决办法：接线过程中其中一根线没有完全插入，重新插入后问题解决。问题三：数码管显示不对解决方法：数码管的接线接反，本应接在D0的线接在了D3上，重新改正接线后结果正确。6感想和体会在进行数电课程设计的过程中遇到了很多的问题，首先是电路的设计，根据课件中所给功能以及老师所给的元器件，通过参考书以及网上所查的芯片相关资料熟悉这些芯片分别用来实现锁存，编码，译码等的功能。在基本熟悉了工作原理以及芯片功能后在草稿纸上画出电路图。接下来就是电路的仿真与调试，由于有了前一周模电课程设计用matlab做仿真的基础，数电仿真的进行顺利了一些，但是由于对于数码管的连接与仿真不熟悉还是调试了很多次才出现

9、了正确的结果。我体会到在设计过程中，需要反复实践，有时花很长时间设计出来的电路还是需要重做，虽然很郁闷但还是要静下心来找到原因从头开始。并且在设计前要做好充分的准备，像查找详细的资料，这样可以为我们设计的成功打下坚实的基础。本实验需要实现的功能较多，需要用到的电路知识也比较全面。我们通过在网上搜索近似功能电路、查看老师给的部分电路参考，首先用multisim对各分块电路进行仿真，有问题一个一个突破，保证分支部分不出错误。在老师的帮助下我们最后对电路仿真图进行了汇总和改善，基本完成了实验要求的基本内容。 在设计电路过程中，遇到了很多对很多知识以及遗忘或者掌握不牢的情况，我通过翻看课本、网络查询等

10、方式加深对很多知识的理解。 这次课程设计综合应运了数字电子技术所学的知识和电路仿真调试软件，将理论和实践相结合，增强对理论知识掌握的同时，更增强了我对知识的应用能力和动手能力。虽然遇到了很多复杂的问题，但是通过努力解决后获得的成就感让我认为之前的一切努力与失败都是值得的。 7.参考资料 1 谢自美. 电子线路设计.实验.测试 M，武昌：华中理工大学出版社2 王毓银. 数字电路逻辑设计 第二版 高等教育出版社设计题目二：数字电子钟设计1. 设计任务与要求1、时钟功能: 采用数码管显示累计时间，以24小时为周期。2、校时功能: 能快速校准“ 时”、“分”、“ 秒”的功能。3、整时报时功能: 具体要

11、求整点前鸣叫5 次低音( 500 Hz ) , 整点时再鸣叫一次高音(1 000 Hz左右) , 共鸣叫6 响, 两次鸣叫间隔0 .5 s。(选做)4、计时准确: 每天计时误差不超过10 s。2. 方案设计与论证方案设计：方案一：用三片74LS390分别实现两个六十进制秒、分计数器；一个二十四进制小时计数器。校时电路由非门，与非门组合实现。正点报时电路分别由四输入与非门、二输入与非门、非门组合实现。方案二：用两片74LS390分别实现两个六十进制秒、分计数器；两片74LS90实现一个二十四进制小时计数器。校时电路由非门，与非门组合实现。正点报时电路分别由四输入与非门、二输入与非门、非门组合实现

12、。经比较，方案一均采用74LS390实现，节省元器件且接线方便相比较方案二不易出现连接错误，因此采用方案一。设计思路框图：工作原理：数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现24小

13、时的累计。LED数码管将“时、分、秒”计数器的输出状态显示。校时电路是来对“时、分”显示数字进行校对调整。各部分电路指标分配：显示器均采用四输入七段数码管；分和秒计数器均采用74LS390设计成模60的计数器；小时计数器采用74LS390设计成模24的计数器；整点报时电路由一片74LS20，一片74LS04，一片74LS00与音响电路相组成；校时电路由74LS00与74LS04组成。3、单元电路设计整个电路由秒计数电路部分、分计数电路部分、时计数电路部分、校时电路、正点报时电路五部分组成。秒计数电路部分：秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零

14、并重新开始计数。秒的个位部分的设计：利用双十进制计数器74LS390设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS390设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用反馈清零法清除，同时产生一个脉冲给分的个位。十位 个位0110（6） 0000（0）分计数电路部分：分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。分的个位部分的设计：利用十进制计数器74LS390设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连

15、在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS390设计6进制计数器显示分的十位，当十位计数器由0增加到5时利用反馈清零法清除，同时产生一个脉冲给时的个位。 十位 个位 0110（6） 0000（0）时计数电路部分： 来自分计数电路的进位脉冲使时的个位加，个位计数器由0增加到9时产生进位，连在十位计数器脉冲输入端CP，当十位计到2且个位计到3时经过74LS390与门产生一个清零信号，将所有时的个位与十位都清零。 十位 个位 0010（2） 0100（4）校时电路部分：当数字钟接通电源或者计时出现误差时，需要校正时间。数字钟应具有秒校时，分校正和时校正功能，因此，应截

16、断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号两信号进行或后接入其中。这里利用轻触开关来实现校时功能，轻触开关的一端接高电平，另一端接时或分的个位的CP，当按下轻触开关时，时或分或秒的个位就会加1，这样就能实现校时功能。正点报时电路部分：每当数字钟计时快要到正点时发出声响，按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为正点时刻。采用TTL与非门进行设计，4声低音（500Hz）分别发生在59分51秒、53秒、55秒、57秒，最后一声高音（1kHz）发生在59分59秒，它们的持续时间均为1秒。所用74LS390相关资料：4具体电路图所用元器件清单：5.调试分析及调试中

17、所遇问题及解决方法调试分析：按照单元电路图连接单元电路并调试计时电路部分：使用实验箱上的脉冲信号输入，按一下脉冲数码管显示的数加1；检验时间计数器能否满足要求准确显示累计时间，以24小时为周期。译码管和显示器：接通电源后，检验所有数码管是否正常显示（将检测端接地，观察是否全部显示为数字8）。校时电路部分：具有快速校准“ 时”、“分”的功能。正点报时电路部分：先检验蜂鸣器是否可以正常工作；再检验正时报时器是否具有整点前鸣叫5 次低音( 500 Hz ) , 整点时再鸣叫一次高音(1 000 Hz左右) , 共鸣叫6 响的功能。调试中所遇问题及解决方法：问题一：校时时合上控制分校时和时校时开关，并

18、没有给脉冲时分和时的数码管显示数字会发生跳变解决方法：我们怀疑是开关出现了问题，换了其他开关后显示正常，问题解决。问题二：仿真时所用器件与实验时所用器件有出入解决方法：当时做实验时所给芯片是两个74LS390和两个74LS90，由于仿真时是用74LS390仿真的，为了便于实验时的接线，减少芯片使用个数，我们找实验室老师又要了一个74LS390芯片， 这样我们用三片74LS390分别完成了秒分时的计数电路，一片74LS390中包含了两片74LS90，因此结果是一样的，而且使电路的连接更方便。问题三：蜂鸣器正点报时的低音与高音声音不对，出现的都是高音没有出现低音解决方法：由于蜂鸣器接的是板子上的通

19、过旋转旋钮控制频率大小的接口，所以无法准确的保证一个接500Hz，一个接1kHz，后改成接入信号发生器并确定其输入信号频率后蜂鸣器可以正常发出低音和高音。问题四：连接校时电路之前时分秒计数电路部分工作正常，但是连接校时电路分十位进位脉冲和秒十位进位脉冲以后分的校时到40后就回到0解决方法：经检查电路后发现接了两次进位脉冲，之前已经连接过秒到分的进位，把这个线去掉后可以正常校时。6感想和体会此次的课程设计收获颇丰，培养了自己的实验动手能力的同时还加强了对于书本上知识的理解。在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其集体的使用方法。将已学过的比较零散的数字电路

20、知识有机的、系统的联系起来，培养综合分析、设计电路的能力。在连接六进制，十进制，六十进制的进位及二十四进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了。 在摸索该如何设计程序使之实现所需功能的过程中，培养了我的设计思维，使我们在逻辑电路的分析和设计上有了很大的进步，加深了我们对计数器、分频器、振荡器的认识，进一步增加了对一些常见器件的了解。 由于电子钟实验所用元器件很多，接线也很多，所有接线直接覆盖了整个板子，看起来非常乱。虽然我们在连线过程中有意通过颜色来区分不同的电路部分，但是到后来出现问题后由于接线很多还是给我们的电路检查带来和很多不方便，从这次的实验中也让我意识到把电路连接正确一个很重要的细节是接线一定要尽可能的清除，这样以后的电路检查才会容易一些。尽管在设计的过程中，碰到了很多的困难，遇到了很多问题，但是通过我不断的思考与尝试，向同学和老师请教，最后终于完成了数字钟的设计。通过这次设计，我对上学期学习的数字电路的相关知识得到了复习和巩固，也让我意识到相互讨论共同研究是设计过程的重中之重，有助于完整的设计电路，提高了实践能力，让我体会到了设计的艰辛的同时，更让我体会到成功的喜悦与快乐。7.参考资料1 谢自美. 电子线路设计.实验.测试 M，武昌：华中理工大学出版社2 王毓银. 数字电路逻辑设计 第二版 高等教育出版社