基于DSP信号发生器的设计.docx

1、基于DSP信号发生器的设计学号2009316020112编号20131601112研究类型理论研究分类号TP37 文理学院毕 业 论 文论文题目基于DSP信号发生器的设计 作者姓名罗志伟指导教师闻辉所在院系信息工程系专业名称电子信息工程完成时间2012年5月12日湖北师范学院文理学院学士学位论文（设计）诚信承诺书中文题目： 基于DSP信号发生器的设计外文题目： Design of signal generator based on DSP学生姓名罗志伟学 号2009316020112院系专业信息工程系电子信息工程班 级文信0901学 生 承 诺我承诺在毕业论文（设计）活动中遵守学校有关规定，恪

2、守学术规范，本人毕业论文（设计）内容除特别注明和引用外，均为本人观点，不存在剽窃、抄袭他人学术成果，伪造、篡改实验数据的情况。如有违规行为，我愿承担一切责任，接受学校的处理。 学生（签名）： 年 月 日指导教师承诺我承诺在指导学生毕业论文（设计）活动中遵守学校有关规定，恪守学术规范，经过本人核查，该生毕业论文（设计）内容除特别注明和引用外，均为该生本人观点，不存在剽窃、抄袭他人学术成果，伪造、篡改实验数据的现象。 指导教师（签名）： 年 月 日目录1前言 51.1 课题背景 51.2课题研究的目的和意义 51.3研究内容 62 系统原理分析 62.1 DDS的基本原理 62.2正弦波产生的方法

3、 73 系统方案设计分析 83.1采用高性能DDS单片电路的解决方案 83.2 采用低频正弦波DDS单片电路的解决方案 83.3 自行设计的基于FPGA芯片的解决方案 93.4 采用高速的微处理芯片的解决方案 94 总体方案设计 104.1硬件组成 104.2控制器部分 114.3微输出D/A通道部分 114.4驱动器设计 124.5 键盘设计 125软件设计 135.1流程图 135.2 正弦信号发生器程序清单 146系统仿真 206.1 CCS工程项目的调试 206.2 仿真波形图 217总结与分析 22参考文献 25致 谢 26基于DSP信号发生器的设计罗志伟（指导老师，闻辉 讲师）（湖

4、北师范学院文理学院 信息工程系 湖北 黄石 435002）摘 要：在当今社会，信号发生器已经广泛地应用于雷达应用，通信系统的仿真与测试等国防、科研和工业领域。而随着社会的不断进步和科研的不断深入，对信号发生器的波形可编程性、波形的精度与稳定性等性能提出了更高的要求。数字信号处理器（DSP）正是在基于高标准，高要求的情况下应运而生。DSP是在模拟信号变成数字信号以后进行高速实时处理的专用处理器。本文借助DSP运算速度高，系统集成度强的优势设计的这种信号发生器，比以前的数字式信号发生器具有速度更快，且实现更加简便。关键词：信号发生器 DSP 可编程性中图分类号：TP37 Design of sig

5、nal generator based on DSPLuo Zhiwei （Tutor：WenHui）(Department of Information Engineer, College of Arts&Science of Hubei Normal University, Huangshi, Hubei, 435002)Abstract: In todays society,signal generator has been widely used in radar applications,communication systemsimulation and testing,natio

6、nal defense,scientific research and industrial field.With the social progress and scientific research unceasingly thorough,the signal generator can be put forward higher requirements of programming,waveform accuracy and stability properties.Digital signal processor(DSP) is based on the high standard

7、, high demand situations emerge as the times require. DSP is a special processor into a digital signal in the analog signal processing real-time after speed. In this paper, with the help of DSP high speed of operation, the signal generator system design of integrated strength, it has faster speed th

8、an the previous digital signal generator, and be easy to implement.Keywords : signal generator DSP Programmability基于DSP信号发生器的设计罗志伟（指导老师，闻辉，讲师）（湖北师范学院文理学院 信息工程系 湖北 黄石 435002）1前言1.1 课题背景在当今社会，信号发生器已经广泛地应用于雷达应用，通信系统的仿真与测试等国防、科研和工业领域。而随着社会的发展和科技的进步，对信号发生器的波形可编程性、波形的精度与稳定性等性能提出了更高的要求。正是在这个背景下，基于DSP的信号发生器

9、正是以其编程的高度灵活性，波形的高精度与高稳定性等特点而脱颖而出，具有极大的应用价值和广泛的应用前景。 1.2课题研究的目的和意义随着社会的发展，带动了科技的进步，更带动了DSP技术的发展，现代控制设备的性能和结构更发生了翻天覆地的变化，我们已悄然进入了高速发展的信息时代，DSP技术也将成为当今科技的主流之一，被广泛地应用于社会生产的各个领域。对于本次毕业设计，其目的在于： 了解DSP及DSP控制器的发展过程及其特点。较熟练地在硬件上掌握DSP及DSP硬件器的结构、各部件基本工作原理。 熟悉CCS集成开发环境，并能较熟练的对CCS的开发系统进行使用。 熟悉用C语言、汇编语言编程DSP源程序。

10、学习DSP程序的调试及编写，及运用观察变量的方法查看程序的运行情况。掌握工程设计的流程及方法。而传统的信号发生器要么就是体积庞大，价格昂贵，要么就是操作复杂，容易出错。因此对研究出一个结构简单，操作方便，性价比较高的信号发生器有更大意义。1.3研究内容全文阐述了基于TMS32OVC54x和DDS技术实现信号发生器的设计原理和实现方法，详细介绍了所设计的信号发生器的硬件电路结构和程序设计流程图，以及汇编语言程序设计的正弦信号发生器。此信号发生器对程序的编写、调试比较方便并能够加快了程序的运行速度，基本符合本次论文设计。2 系统原理分析2.1 DDS的基本原理 直接数字频率合成器（Derect D

11、igital Synthesizer)DDS 是从相位概念出发直接合成所需要波形的一种新的频率合成技术2。DDS 是利用信号相位与幅度的关系,对需要合成信号的波形进行相位分割,对分割后的相位值赋予相应的地址,然后按时钟频率以一定的步长抽取这些地址，这样按照一定的步长抽取地址(相位累加器值)的同时,输出相应的幅度样值,这些幅度样值的包络反映了需要合成信号的波形。一个直接数字频率合成器由相位累加器、加法器、波形存储ROM、D/A转换器和低通滤波器(LPF）构成。DDS的原理框图如图所示。 图2.1 DDS的原理框图2.2正弦波产生的方法正弦波信号发生器已被广泛地应用于通信、仪器仪表和工业控制等领域

12、的信号处理系统中.通常有两种方法可以产生正弦波，分别为查表法和泰勒级数展开法。查表法是通过查表的方式来实现正弦波，主要用于对精度要求不很高的场合。泰勒级数展开法是根据泰勒展开式进行计算来实现正弦信号，它能精确地计算出一个角度的正弦和余弦值，且只需要较小的存储空间。本次主要用泰勒级数展开法来实现正弦波信号。 产生正弦波的算法 正弦函数和余弦函数可以展开成泰勒级数，其表达式：取泰勒级数的前5项，得近似计算式：递推公式： sin(nx) = 2cos(x)sin(n-1)x-sin(n-2)x cos(nx) = 2cos(x)sin(n-1)x-cos(n-2)x 由递推公式可以看出，在计算正弦和

13、余弦值时,需要已知cos(x)、sin(n-1)x、sin(n-2)x和cos(n-2)x。3 系统方案设计分析DDS的设计方案已经有很多的成熟方案，可以采用单片专用集成电路芯片解决，也可以用FPGA设计，还可以采用高速的微处理芯片来设计，基本的设计方案简介如下。3.1采用高性能DDS单片电路的解决方案 AD9850是AD公司采用先进的DDS技术1996年推出的高集成度DDS频率合成器，它内部包括可编程DDS系统、高性能DAC及高速比较器，能实现全数字编程控制的频率合成器和时钟发生器。接上精密时钟源，AD9850可产生一个频谱纯净、频率和相位都可编程控制的模拟正弦波输出。此正弦波可直接用作频率

14、信号源或转换成方波用作时钟输出。AD9850接口控制简单，可以用8位并行口或串行口经、相位等控制数据。32位频率控制字，在125MHz时钟下，输出频率分产率达0.029Hz。先进的CMOS工艺使AD9850不仅性能指标一流，而且功耗少，在3.3V供电时，功耗仅为155mW。扩展工业级温度范围为-40+85摄氏度，其封装是28引脚的SSOP表面封装。AD9850采用32位相位累加器，截断成14位，输入正弦查询表，查询表输出截断成10位，输入到DAC。DAC输出两个互补的模拟电流，接到滤波器上。调节DAC满量程输出电流，需外接一个电阻Rset，其调节关系是Iset=32（1.248V/Rset），

15、满量程电流为1020mA。3.2 采用低频正弦波DDS单片电路的解决方案Micro Linear公司的电源管理事业部推出低频正弦波DDS单片电路ML2035以其价格低廉、使用简单得到广泛应用。ML2035生成的频率较低（025kHz），一般应用于一些需产生的频率为工频和音频的场合。如用2片ML2035产生多频互控信号，并与AMS3104（多频接收芯片）或ML2031/2032配合，制作通信系统中的收发电路等。可编程正弦波发生器芯片ML2035设计巧妙，具有可编程、使用方便、价格低廉等优点，应用范围广泛。很适合需要低成本、高可靠性的低频正弦波信号的场合。ML2037是新一代低频正弦波DDS单片电

16、路，生成的最高频可达500kHz。3.3 自行设计的基于FPGA芯片的解决方案DDS技术的实现依赖于高速、高性能的数字器件。可编程逻辑器件以其速度高、规模在、可编程，以及有强大EDA软件支持等特性，十分适合实现DDS技术。利用FPGA则可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，具有良好的实用性。就可成信号质量而言，专用DDS芯片由于采用特定的集成工艺，内部数字信号抖动很小，可以输出高质量的模拟信号；利用FPGA也能输出较高质量的信号，虽然达不到专用DDS芯片的水平，但信号精度误差在允许范围之内。3.4 采用高速的微处理芯片的解决方案 在基于DDS原理的基础上，利用软件模拟出DD

17、S专用芯片内部的各个硬件电路，同时利用微处理器的高速运算性能，同样可以达到专用的DDS芯片所产生的波形性能。同时采用这种方案可以弥补专用芯片的不足点。本文说讨论设计的方案是基于DSP的信号发生器的设计。它具有如下优点：速度快。由于TMS320VC54xDSP指令周期25/20/15/12.5/10ns10，运算能力高达100 MIPS，此外，它内部还集成了维特比加速器，用于提高维特比编译码的速度，所以由它组成的信号发生器的波形生成速度快。波形精度高。由于TMS320VC54xDSP有优化的CPU结构，内部有1个40位算术逻辑单元，2个40位累加器，2个40 位加法器，1个1717的乘法器和1个

18、40位的桶形移位器，有4条内部总线和2 个地址产生器6，所以它能产生高精度的信号波形。功耗低。该信号发生器的组要部件TMS320C54x可以在 3.3V或 2.7V电压下工作，三个低功耗方式(IDLE1、IDLE2和IDLE3)可以节省DSP 的功耗6，从而降低信号发生器的功耗。 稳定性好。该信号发生器的主要部件都是大规模的集成芯片，性能稳定，从而产生的波形信号也稳定。成本较低。利用DSP构成的信号发生器的大部分功能成本可以嵌入到DSP的软件中，而不是额外的硬件，大大的降低了成本和额外的开销。 编程方便。DSP可以使用汇编语言，也可以使用C语言，在软件编程中的修改或升级都特别的方便。本系统设计

19、方案正是基于采用高速的微处理芯片的解决方案。4 总体方案设计基于DSP的这些优点点，本设计采用TMS320C54X系列的DSP作为正弦信号发生器的核心控制芯片。用泰勒级数展开法实现正弦波信号。设置波形时域观察窗口，得到其滤波前后波形变化图；设置频域观察窗口，得到其滤波前后频谱变化图。4.1硬件组成基于DSP的信号发生器的硬件结构图如图3.1所示，它主要由DSP主控制器，输出D/A通道和人机界面等几个主要部分组成。 图4.1 基于DSP的信号发生器系统框图4.2控制器部分本系统采用TI公司的TMS320LF2407 DSP处理器，该器件具有外设集成度高，程序存储器容量大，A/D转换精度高，运算速

20、度高，I/O口资源丰富等特点，芯片内部集成有32KB的FLASH程序存储器、2KB的数据/程序RAM，两个事件管理器模块（EVE和EVB）、16通道A/D转换器、看门狗定时器模块、16位的串行外设接口（SPI）模块、40个可单独编程或复用的通用输入输出引脚（GPIO）以及5个外部中断和系统监视模块。TMS320LF2407芯片中的事件管理模块（EV）是一个非常重要的组成部分。SPWM波形的产生和输出就是由这一部分完成的，它由两个完全相同的模块（EVA和EVB）组成，每个模块都含有2个通用定时器、3个比较器、6至8个PWM发生器、3个捕获单元和2个正交脉冲编码电路（QEP）。由于TMS320LF

21、2407有544字的双口RAM（DARAM）和2K字的单口RAM（SARAM）；而本系统的程序仅有几KB，且所用RAM也不多，因不用考虑存储器的扩展问题，而对于TMS320LF2407的I/O扩展问题，由于TMS320LF2407器件有多达40个通用、双向的数字I/O（GPIO）引脚，且其中大多数的基本功能和一般I/O复用的引脚，本系统只需要17路I/O信号，这样，就可以为系统剩余50%多的I/O资源，可以说，该方案既不算浪费系统资源，也为系统今后的升级留有余地。4.3微输出D/A通道部分 本系统的输出通道部分主要负责实现波形的输出，此通道的入口为TMS320LF2407的PWM8口，可输出S

22、PWM等幅脉冲波形，出口为系统的输出端，这样，经过一系列的中间环节，便可将PWM脉冲波转化为交流正弦波形，从而实现正弦波的输出，其原理框图如图3.2所示。图4.3输出通道的原理结构图3.2中的缓冲电路的作用是对PWM口输出的数字量进行缓冲，并将电压拉高到5V左右，以供后级模拟电路滤波使用。这一部分电路由两个芯片组成。一片用三态缓冲器，由于PWM口的输出为3.3V的TTL电平，这样，在设计时就应当选用输入具有5V的TTL输入，CMOS输出电平的转换芯片（如TI公司的74HCT04）；另一片则可选用TOSHIBA公司出品的光电耦合器6N137；输出端连接的5V精密稳压电源可选用BURR-BROWN

23、公司生产的REF02型精密稳压电源，以输出标准的5V电压。 系统中的减法电路的主要作用是把0-10V直流脉动信号的转换成-5+5V的正弦交流信号，并使其电压增益为1。设计使可利用差分式电路来实现其功能，为了简化电路，可以选用较为常用的AD公司的AD524，并将AD524接成电压跟随器的形式，同时适当的选取电阻以满足要求，此外，为了使产生的正弦波信号具有2-5mA的驱动能力，可选用AD624来构成末级的信号放大电路。AD624是高精度低噪声仪用放大器，若外接一只增益电阻，即可得到1-1000之间的任意增益值，其误差小于1%。由于AD624的建立时间只有15s，所以它非常适宜在高速数据采集系统中使

24、用。4.4驱动器设计位驱动器电路由两片集成电路组成，即由位驱动的CMOS芯片和将TTL电平转换成CMOS电平的电平转换芯片组成，电平转换芯片可以和输出通道的电平转换芯片共用一片74HCT244（本部分使用4路，输出通道使用3路），其主要作用是对DSP输出的3.3V TTL电平与5V CMOS电平进行匹配，从而带动具有CMOS电平的位驱动器，根据动态扫描显示的要求，位驱动器需要选用每路输出吸收电流都要大于200mA的芯片，因此，本设计选用了TI公司的74LS06来做LED的大电流驱动器件。4.5 键盘设计本系统选用四个独立式按键，分别接入PF3-PF6口，并使用四个220上拉电阻接VCC。所谓独

25、立式，就是将每一个独立键按一对一地直接接到I/O输入线上，而在读键值时，直接读I/O口，每一个键的状态通过读入键值的一位（二进制位）来反应，所以这种方式也称为一维直读方式，这种方式的查键软件比较简单，但占用I/O线较多，一般在键的数量较少时采用，不过，由于DSP芯片有足够的I/O接口可供使用，因而可大大方便设计，设计时可以充分利用这一特点来连接硬件，至于按键的削抖动措施，则可在软件中完成。5软件设计5.1流程图本系统软件可以按照模块化设计思想来编写，包括主程序、常数计算程序、占空比计算程序和相应的一些功能子程序，主程序用于调用各功能子程序、初始化变量、查询键盘、判断显示数据是否需要刷新、同时判

26、断一个脉冲是否完成发送等工作，具体方案见图5.1所示的流程图。图5.1主程序流程图在程序中，应在第N-1个脉冲周期里计算占空比，并在第N个脉冲周期里输出波形，这就要求在设计时要在一个脉冲周期内完成计算，如果选用20MHz的晶振，那么，在一倍频下，执行一条执行只需50ns，若输出400Hz的正弦波，即每一个周期（即2.5ms）要输出200个脉冲，这样，也就是说，一个脉冲需要12.5s（相当于12500/50=250条指令）。而执行一个占空比的计算程序只需要几十条指令，这种算法从软件开销上考虑是可以实现的。5.2 正弦信号发生器程序清单;This function generates the si

27、ne wave of angle using the Taylor series expansion;sin(theta)=x(1-x2/2*3(1-x2/4*5(1-x2/6*7(1-x2/8*9);cos(theta)=1-x2/2*3(1-x2/4*5(1-x2/6*7(1-x2/8*9);sin(2*theta)=2*sin(theta)*cos(theta) .title sin.asm .mmregs .def _c_int00 .ref sinx,d_xs,d_sinx,cosx,d_xc,d_cosxsin_x: .usect sin_x,360STACK: .usect ST

28、ACK,10k_theta .set 286PA0 .set 0_c_int00 .text STM #STACK+10,SP STM k_theta,AR0 STM 0,AR1 STM #sin_x,AR6 STM #90,BRC RPTB loop1-1 LDM AR1,A LD #d_xs,DP STL A,d_xs STL A,d_xc CALL sinx CALL cosx LD #d_sinx,DP LD d_sinx,16,A MPYA d_cosx STH B,1,*AR6+ MAR *AR1+0loop1: STM #sin_x+89,AR7 STM #88,BRC RPTB

29、 loop2-1 LD *AR7-,A STL A,*AR6+loop2: STM #179,BRC STM #sin_x,AR7 RPTB loop3-1 LD *AR7+,A NEG A STL A,*AR6+loop3: STM #sin_x,AR6 STM #1,AR0 STM #360,bkloop4: PORTW *AR6+0%,PA0 B loop4sinx: .def d_xs,d_sinx .datatable_s .word 01c7h .word 030bh .word 0666h .word 1556hd_coef_s .usect coef_s,4d_xs .usec

30、t sin_vars,1d_squr_xs .usect sin_vars,1d_temp_s .usect sin_vars,1d_sinx .usect sin_vars,1c_l_s .usect sin_vars,1 .text SSBX FRCT STM #d_coef_s,AR5 RPT #3 MVPD #table_s,*AR5+ STM #d_coef_s,AR3 STM #d_xs,AR2 STM #c_l_s,AR4 ST #7FFFh,c_l_s SQUR *AR2+,A ST A,*AR2 |LD *AR4,B MASR *AR2+,*AR3+,B,A MPYA A S

31、TH A,*AR2 MASR *AR2-,*AR3+,B,A MPYA *AR2+ ST B,*AR2 |LD *AR4,B MASR *AR2-,*AR3+,B,A MPYA *AR2+ ST B,*AR2 |LD *AR4,B MASR *AR2-,*AR3+,B,A MPYA d_xs STH B,d_sinx RETcosx: .def d_xc,d_cosxd_coef_c .usect coef_c,4 .datatable_c .word 0249h .word 0444h .word 0aabh .word 4000hd_xc .usect cos_vars,1d_squr_xc .usect cos_vars,1d