DSPBuilder在数字信号处理中的应用图文精.docx

1、DSPBuilder在数字信号处理中的应用图文精 DSP Builder 在数字信号处理中的应用李云飞, 同晓荣(渭南师范学院计算机科学系, 陕西渭南714000摘要:目前数字信号处理(DSP 技术发展迅猛, 在电子、通信、DSP . 以往设计人员在进行DSP 系统设计时通常采用DSP 处理器或在FPG A , , 开发周期长. 本文介绍的DSP Builder 是A ltera 公司推出的一个, , 在Si m ulink 软件中完成系统集成, 然后通过, 通过综合仿真后下载到FPG A . , 这种设计流程更快、更容易.关键词:A; S OPC中图分类号:72文献标志码:A 文章编号:10

2、095128(2008 02006204收稿日期:20070305基金项目:渭南师范学院科研基金资助项目(07YKF013作者简介:李云飞(1974 , 男, 甘肃镇原人, 渭南师范学院计算机科学系讲师.数字信号处理(DSP 技术目前广泛应用于电子信息和通信等领域. E DA 技术与FPG A 相结合的DSP 技术, 是现代电子技术发展的产物, 它有效地克服了采用DSP 处理器遇到的诸多技术瓶颈, 在许多方面显示了突出的优势, 如高速与实时性, 高可靠性, 自主知识产权化, 系统的重配置与硬件可重构性, 单片DSP 系统的可实现性以及开发技术的标准化和高效率等. 在诸如实时图像处理、3G 移动

3、通信基站、实时工控系统、卫星导航设备等许多领域中, 基于FPG A 的DSP 解决方案有着无可比拟的优势. DSP Builder 是A ltera 公司推出的一个数字信号处理(DSP 开发工具. 它提供了QuartusII 软件和MAT LAB /Si m ulink 工具之间的接口, 通过DSP Builder 、S OPC Builder 和QuartusII 软件构筑的一套从系统算法分析到FPG A 芯片实现的完整设计平台, 使得基于FPG A 的DSP 系统设计变得比以往更快、更容易, 从而提高了设计效率.图1采用DSP Builder 的DSP 设计流程图1设计流程(1 采用DSP

4、 Builder 的DSP设计流程.在过去很长一段时间, DSP 处理器是DSP 应用系统核心器件的唯一选择. 但其硬件结构的不可改变性导致了其总线的不可改变性,而固定的数据总线宽度已成为DSP 处理器一个难以突破的瓶颈.现代大容量、高速FPG A 的出现,克服了DSP 处理器的不足. 由于FPG A 有着规整的内部逻辑块阵列和丰富的连线资源, 这些器件内部一般都内嵌有可配置的高速RA M 、P LL 、LVDS 、LVTT L 以及乘法累加器等, 有些器件甚至内嵌专用DSP 块, 所以特别适合细粒度和高并行度结构特点的数字信号处理任务. 而且其灵活的可配置特性, 2008年3月第23卷第2期

5、渭南师范学院学报Journal of W einan Teachers University M arch 2008Vol . 23No . 2 使得FPG A 构成的DSP 系统非常易于修改、易于测试及硬件升级.图2DSP Builder 设计流程传统的基于FPG A 的DSP 设计通常先要通过M atlab 做系统级的算法仿真, 建立算法模型(通常使用C /C+语言或M 语言 . 然后再将系统级的算法模型通过VHDL /Verilog 语言重新描述以便进行综合、布局布线以及寄存器传输级(RT L 的仿真. 通常这一步是最费时的,需要设计人员具有非常丰富的FPG A 设计经验. 最后将设计得

6、到的P OF 文件下载到器件中验证, 以实现最终设计. 采用这种设计流程开发人员必须一步一步地从系统级算法设计直到最终器件配置, 设计周期长、开发难度大, 行软硬件协同设计.采用A 程. ,并且为DSP 系统的软硬件分离提供了可能. 设计人员可以使用DSP Builder 和QuartusII 软件单独进行硬件设计. 使用DSP Builder 工具, 设计者可以直接将M atlab 中的算法设计转为寄存器传输级设计, 并且在Si m ulink 中自动生成RT L 测试文件. 这些文件是已经被优化的预验证RT L 输出文件, 可以直接用于QuartusII 软件进行时序仿真比较. 图1给出了

7、A ltera DSP 设计的总体框图.由图1可以看出这种DSP 设计流程完全基于E DA 特有的自顶向下的设计流程和高速的并行算法结构. 设计人员可以从与硬件无关的系统开始, 在硬件设计的同时进行软件设计, 实现软硬件协同设计. DSP Builder 作为连接系统算法模型与实际硬件实现之间的桥梁, 使得复杂的算法模型可以迅速地在硬件上得以验证, 这是一个相互联系的过程. 设计人员可以使用DSP Builder 中的块来为Si m ulink 中的系统模型创建一个硬件, 这些块覆盖了最基本的操作, 例如运算和存储功能, 设计人员还可以使用A ltera 的I P 核来验证自己的设计. 将事先

8、设定好的嵌入式逻辑分析仪SignalTap 和DSP 硬件系统文件一同适配并下载到FPG A 中, 然后可以在M atlab 的Si m ulink 窗口观测到通过JT AG 口, 来自SignalTap 测得的芯片中DSP 硬件模块的实时工作波形, 实现硬件仿真和调试的目的. 如有必要还可以将DSP 硬件模块通过S OPC 接口, 编辑成N i osII 嵌入式系统处理器的用户指令, 从而成为N i osII 系统的一个接口设备, 与整个片内嵌入式系统融为一体 .图3DSP Builder 中设计的滤波器模型(2 DSP Builder 设计流程.362008年第2期李云飞, 等:DSP B

9、uilder 在数字信号处理中的应用 DSP Builder 是一个架构在多个软件之上的可把算法仿真建模与RT L 级两个设计领域连接起来的系统级设计工具. DSP Builder 以Si m ulink 中的B l ockset 形式在Si m ulink 中进行图形化设计和仿真. 通过Sig 2nal Co mp iler 把Si m ulink 的设计文件转成相应的硬件描述语言VHDL 设计文件, 以及tcl 脚本. 由于在FPG A 上设计DSP 模块的复杂性, 涉及的软件不仅仅是Si m ulink 和QuartusII . DSP Builder 针对不同情况提供了图4F I R

10、滤波其仿真结果自动和手动两种设计流程. DSP Builder 设计流程如图2所示.如果采用自动流程时, 几乎可以忽略硬件的具体实现过程, 选择让DSP Builder 自动调用Qu 2artusII 等E DA 软件, 完成综合(Synthesis 、网表(AT O M Netlist 生成和QuartusII 适配, 直至在M atlab 中完成FPG A 的配置下载过程.如果采用手动流程, 设计输入外, 的E VHDL . Quar 2tusII , 也可以使用第三方工具如Synp lify Pr o 或LeonardoS pectru m. 在综合时, 可能需要对综合器进行配置或者提供

11、综合的约束条件, 由于这个过程十分繁琐, 所以DSP Builder 的Signal Co mp iler 提供了相应的接口, 针对设计自动生成一个tcl 脚本文件与综合器相接. 综合器会综合出一个网表供下一流程使用, 主要是E D I F 网表文件或VQ M , 它们是一种参数可配置的, 并含有具体器件系列硬件特征(如逻辑宏单元LCs 、I/O单元、乘积嵌入式系统块ES B 的网表文件. QuartusII 可以利用这些AT O M 网表针对选定的具体器件进行配置, 包括布局布线、结构优化等操作, 最后产生时序仿真文件和FPG A 目标器件的编程与配置文件. 设计者可以在QuartusII

12、中完成对Pin 的锁定, 更改一些约束条件 .图5通过DSP Builder 生成VHDL 代码46渭南师范学院学报第23卷 (3 设计举例.使用DSP Builder 可以方便地在图形化环境中设计F I R 滤波器, 而且滤波器系数可以借助于M atlab 中的滤波器设计工具完成. 例如设计一个3阶直接I 型F I R 滤波器的模型如图3所示. h (n =(h (0 x (n +h (1 x (n -1 +h (2 x (n -2 +h (3 x (n -3 其中, h (0 =h (3 =63, h (1 =h (2 =127.由于F I R 滤波器的系数h (n 已给定, 在DSP B

13、uilder 中可以使用增益模块实现h (k 3x (n -k 的运算, 用Delay 模块来实现输入信号序列x (n 的延时. 其中Chir p 模块为一个线性调频信号发生模块, 产生0. 1Hz 到10Hz 的线性调频信号. 其仿真结果如图4所示.从仿真波形可以看出一个线性调频信号通过3阶F I R 滤波器后, 幅度发生变化, 频率越高, 幅度衰减越多. 如果仿真通过, 则可以通过如图5所示的DSP Builder 中的工具将模型自动生成代码供Quar 2tus 综合下载到FPG A 中, 完成设计.2结论DSP Builder . 利用M atlab /DSPBuilder 进行DSP

14、模块设计是S , Builder 设计流程的DSP 功能模块可以成为单片FPG A 电, . 如果使用Stratix 和StratixII 系列FPG A 作为开发平台, 加上各种I P 核进行设计则可以充分发挥DSP Builder 的优势. 可以预见DSP Builder 将在数字信号处理中取得广泛的应用.参考文献:1任爱峰, 初秀琴, 常存, 等. 基于FPG A 的嵌入式系统设计M.西安:西安电子科技大学出版社, 2004.2潘松, 黄继业, 曾毓. S OPC 技术实用教程M.北京:清华大学出版社, 2004.3黄智伟. FPG A 系统设计与实践M.北京:电子工业出版社, 2005

15、.4楮振勇, 齐亮, 田红心. FPG A 设计及应用(第2版 M.西安:西安电子科技大学出版社, 2006.5王毅平, 张振荣. VHDL 编程与仿真M.北京:人民邮电出版社, 2000.责任编辑牛怀岗Appli ca ti on of D SP Bu ilder i n D i g it a l S i gna l Processi n gL I Yun 2fei, T ONG Xiao 2r ong(Depart m ent of Computer Engineering, W einan Teachers Univeristy, W einan 714000, China Abstra

16、ct:The digital signal p r ocessing (DSP technol ogy has rap idly devel oped at p resent and it has widely used in electr onic, communicati on and airs pace . DSP designers usually adop te DSP p r ocess or or hardware describe language (HDL at FPG A in their design several years ago . The paper brief

17、ly intr oduces DSP Builder that is a DSP devel op t ool, which can all ow designers comp leting algorith m design inM atlab and syste m integrati on in Si m ulink, finally making HDL file used in Quartus II by Signal Comp iler bl ock . DSP designers can use the HDL file t o accomp lish their design thr ough synthesis si m ulati on and downl oad in FPG A. The design fl ow is faster and si m p ler compared with design based on HDL.Key words:signal p r ocessing; si m ulati on; DSP; FPG A; VHDL; S OPC 562008年第2期李云飞, 等:DSP Builder 在数字信号处理中的应用