客专列控中心与轨道电路接口规范报批稿.docx

1、客专列控中心与轨道电路接口规范报批稿客专列控中心与轨道电路接口规范(报批稿) 作者： 日期： 中华人民共和国铁道部 发布-实施-发布客运专线列控中心列控与轨道电路接口规范 （报批稿）TB/T 2465代替TB/T 24652003TB中华人民共和国铁道行业标准1前 言本标准提出了列控中心与计算机联锁系统间的接口规范。本标准由北京全路通信信号研究设计院提出并归口。本标准由北京全路通信信号研究设计院负责起草。本标准主要起草人：本标准于2009年xx月首次发布。2客运专线列控中心列控与轨道电路接口规范21范围本标准规定了客运专线列控中心（TCC）对轨道电路接口的通信协议规范。本标准适用于客专CTCS

2、-2级和CTCS-3级列控系统下的TCC子系统与轨道电路之间的接口。22规范性引用文件下列文件中的条款通过本标准的引用而成为本标准的条款。凡是注日期的引用文件，其随后所有的修改单（不包括勘误的内容）或修订版均不适用于本标准，然而，鼓励根据本标准达成协议的各方研究是否可使用这些文件的最新版本。凡是不注日期的引用文件，其最新版本适用于本标准。（1） 铁集成2007124号客运专线CTCS-2级列控系统配置及运用技术原则（暂行）（2） 科技运2007158号客运专线CTCS-2级列控系统列控中心技术规范（暂行）（3） 科技运200834号 CTCS-3级列控系统总体技术方案（4） 运基信号20097

3、19号信号系统与异物侵限监控系统接口技术条件（5） 运基信号2009716号无配线车站信号系统技术方案（6） TBD-MOR CTCS-3级列控系统相关编号规则（7） TBD-MOR 铁路信号安全协议-I型23连接方式23.1总线要求23.1.1列控中心通过CAN总线与轨道电路接口。23.1.2列控中心直接与轨道电路通信盘接口。轨道电路通信盘成对冗余配置，每个轨道电路移频柜使用一对轨道电路通信盘。接口通信拓扑结构见图 1。CANA和CANB为冗余关系。图 1 与轨道电路接口通信23.1.3遵从ISO11898 CAN2.0B标准协议，并使用扩展结构格式；23.1.4通信拓扑结构为总线型；23.

4、1.5通信介质为双绞线；23.1.6通信速率为1 Mbps；23.1.7总线长度不宜超过15m,分支长度不应超过0.4m；23.1.8接收滤波方式采用双滤波方式。23.2线缆规格列控中心与轨道电路通信电缆采用SBVPVZR23*0.15*2双芯纽绞阻燃线，具体电缆形式见图 2，需要两条电缆完成最终连接。如果轨道电路通信盘机笼多于一个，需要增加一条轨道电路通信盘机笼间的连接电缆，两头均为XCB14F6型航插。DB9信号定义见表 1，航插信号定义见表 2。图 2 列控中心至轨道电路电缆结构图表 1 DB9信号定义引脚信号定义备注1NC2CAN-3CANGND4NC5NC6NC7CAN+8NC9NC

5、表 2 航插信号定义引脚信号定义备注1CANAHCAN A通道2CANAL3CANBHCAN B通道4CANBL5PBD屏蔽地6PBD23.2.1通信盘地址分配，参见表 3表 3 轨道电路通信盘地址分配 槽号：设备的位置序号（见表 8）。 柜号：设备柜在单元内的序号（见表 8）。 单元号：设备所在单元的序号（见表 7）。 奇校验：对所有数位进行奇校验，使1的个数为奇数个。 CPU1设置为序号的正码，CPU2设置为序号的反码。23.2.2通信盘地址通过跳线设置，连接至正电源为1，缺省为0。例如：轨道电路柜1的槽1通信盘的CPU1的地址应为：1-00-0001-1b轨道电路柜1的槽1通信盘的CPU

6、2的地址应为：0-11-1110-0b24通信交互规格24.1通信调度24.1.1总线通信采用分时间片，主从式同步传送方式，只允许由主节点到主节点或到从节点，或由从节点到主节点，不允许从节点之间互相传送信息。24.1.2主节点为列控中心主机，从节点为轨道电路通信盘。传送优先级，节点地址越小优先级越高。24.1.3允许主节点对从节点发广播命令，广播命令使用地址EF7FxxxxH。同步帧为一种广播命令。24.2通信时序及数据流24.2.1同步帧24.2.1.1同步帧没有数据，仅用于系统同步。列控中心主机发送同步帧，以收集轨道电路的状态数据。24.2.1.2通信盘转发同步帧，延时后，将接收的柜内数据

7、打包，向列控主机发送。每个通信盘发送状态数据帧占用2ms，发送次序为：轨道电路柜1通信盘A的CPU1轨道电路柜1通信盘A的CPU2轨道电路柜1通信盘B的CPU1轨道电路柜1通信盘B的CPU2轨道电路柜2通信盘A的CPU1 24.2.2编码数据帧24.2.2.1编码数据帧，由列控主机产生，用于传输控制发送器输出信号的编码命令，即载频编码数据和低频编码数据。24.2.3状态数据帧24.2.3.1状态数据帧由接收器产生，用于传送轨道区段当前的状态，即占用或空闲。状态数据帧由列控主机接收，并作为下一周期编码计算的依据。24.2.4通信时序图 3 与轨道电路通信盘通信的时序图24.2.4.1采用固定工作

8、周期方式，一个工作周期的长短根据系统规模和技术要求来确定，该系统的工作周期一般设定为250ms。系统的通信时序见图 3。24.2.4.2系统通信的基本过程如下：1) 列控主机在一个周期开始时，首先发送编码数据帧；2) 通信盘经过解包，向柜内设备转发编码数据帧；3) 编码数据帧发送完成以后，列控主机发送同步帧；4) 通信盘转发同步帧；5) 发送器、接收器接收到同步帧后，分别进行延时，发送状态数据帧；6) 通信盘经过打包，向列控主机转发状态数据帧；7) 在通信间隙，列控主机根据上一周期的状态数据，进行编码计算；发送器根据编码数据帧的内容，产生列车控制所需要的调制信号；接收器根据编码数据帧的内容，处

9、理从钢轨上返回的调制信号；8) 转到1，开始新的工作周期。24.3应用层帧格式24.3.1所有在CAN上传送的信息都以应用层帧为基本单元，每帧的长度为5-13个字节，具体长度视传送内容确定。应用层帧格式分上行数据帧格式（从节点到主节点）和下行数据帧格式（主节点到从节点），如表 4所示。表 4 上行数据帧格式B7B6B5B4B3B2B1B0FIFFRTR00DLC.3DLC.2DLC.1DLC.0ID1信息流向(ID28-ID27)从节点单元号(ID26-ID21)ID2从节点序号(ID20-ID13)ID3源节点标识（SID）(ID12-ID11)帧序号（DFI）(ID10-ID5)ID4数据

10、帧类型（DFT）(ID4-ID0)RTR00DB1数据1DB2数据2DB3数据3DB4数据4DB5数据5DB6数据6DB7数据7DB8数据8 FF：结构格式位。采用扩展结构格式（EFF）填1，采用标准结构格式（SFF）填0。此系统固定为1。 RTR：远程发送请求。当为远程帧时填1，为数据帧时填0。 DLC：数据长度代码位，根据数据长度可以设为0到8。 信息流向：标识数据信息的传送方向。 11b：同步帧 01b：主节点从节点 10b：从节点主节点 从节点单元号：从节点所在单元的序号，具体内容参见表 7。 从节点序号：从节点在单元内的序号，具体内容参见表 8。 源节点标识（SID）：数据源节点的序

11、号，具体内容参见表 8。 数据帧类型（DFT）：标识该数据帧的内容，具体定义参见表 9。 帧序号（DFI）：一个数据包分几个数据帧，帧序号表示该帧是第几帧，从0开始编号。每包数据的总帧数固定，所以不在数据帧中体现总帧数。表 5 下行数据帧格式B7B6B5B4B3B2B1B0FIFFRTR00DLC.3DLC.2DLC.1DLC.0ID1信息流向(ID28-ID27)从节点地址（ACR0）(ID26-ID21)ID2从节点地址（ACR1）(ID20-ID13)ID3源节点标识（SID）(ID12-ID11)帧序号（DFI）(ID10-ID5)ID4数据帧类型（DFT）(ID4-ID0)RTR00

12、DB1数据1DB2数据2DB3数据3DB4数据4DB5数据5DB6数据6DB7数据7DB8数据8 从节点地址（ACR0）：从节点所在单元的地址，具体内容参见表 7。 从节点地址（ACR1）：从节点在单元内的地址，具体内容参见表 8。 其他与上行数据帧格式定义相同。 ID3：在同步帧中，该字节有特殊含义。列控中心主机，填入同步帧序号，从0x00开始，每周期递增1，最大为249。轨道电路通信盘接收到同步帧后，如果：ID3 % 10 = 柜号；则：通过CANC发送本柜检测数据；否则：不发送本柜检测数据。24.4节点定义及地址分配24.4.1主节点ACR0.7ACR0.6 = 10B，AMR0.7AM

13、R0.6 = 01B，用来判断数据流向。ACR0和ARC1的其余位全部填0，AMR0和AMR1的其余位全部填1。ACR2和ACR3所有位全部填1，AMR2和AMR3所有位全部填0。具体分配见表 6。表 6 主节点定义及地址分配CAN节点号地址码（ACR）屏蔽码（AMR）SID备注0FAH（主机A的CPU1）8000 ffffH7FFF 0000H00H0FBH（主机A的CPU2）8000 ffffH7FFF 0000H01H0FCH（主机B的CPU1）8000 ffffH7FFF 0000H10H0FDH（主机B的CPU2）8000 ffffH7FFF 0000H11H24.4.2从节点ACR

14、0.7ACR0.6 = 01B，AMR0.7AMR0.6 = 10B，用来判断数据流向。ACR0.5ACR0.0，AMR0.5AMR0.0，共6位用来屏蔽单元地址，ACR0和AMR0的定义参见表 7。24.4.3ACR1、AMR1用来屏蔽单元内节点地址，ACR1和AMR1的定义参见表 8。24.4.4从节点的ACR2=ffh，AMR2=00h。ACR3=ffh，AMR3=00h。表 7 从节点地址码ACR0和屏蔽码AMR0分配表单元号ACR0（ID.28ID.21）AMR0用途00100 0111=47h1010 1000=a8h第一组总线，最多10个轨道电路柜10100 1011=4bh10

15、10 0100=a4h第二组总线，最多10个轨道电路柜20100 1101=4dh1010 0010=a2h预留表 8 从节点地址码ACR1和屏蔽码AMR1分配表柜号通信盘槽号CPU节点序号地址码（ACR1）屏蔽码（AMR1）SID00CPU1000001 0111=17h0110 1000=68h00bCPU2010100 1110=4eh0011 0001=31h01b1CPU1020001 0111=17h0110 1000=68h10bCPU2030100 1110=4eh0011 0001=31h11b10CPU1040001 1011=1bh0110 0100=64h00bCPU2

16、050101 0011=53h0010 1100=2ch01b1CPU1060001 1011=1bh0110 0100=64h10bCPU2070101 0011=53h0010 1100=2ch11b20CPU1080001 1101=1dh0110 0010=62h00bCPU2090101 0101=55h0010 1010=2ah01b1CPU1100001 1101=1dh0110 0010=62h10bCPU2110101 0101=55h0010 1010=2ah11b30CPU1120001 1110=1eh0110 0001=61h00bCPU2130101 0110=56

17、h0010 1001=29h01b1CPU1140001 1110=1eh0110 0001=61h10bCPU2150101 0110=56h0010 1001=29h11b40CPU1160010 0111=27h0101 1000=58h00bCPU2170101 1001=59h0010 0110=26h01b1CPU1180010 0111=27h0101 1000=58h10bCPU2290101 1001=59h0010 0110=26h11b50CPU1200010 1011=2bh0101 0100=54h00bCPU2210101 1010=5ah0010 0101=25h

18、01b1CPU1220010 1011=2bh0101 0100=54h10bCPU2230101 1010=5ah0010 0101=25h11b60CPU1240010 1101=2dh0101 0010=52h00bCPU2250101 1100=5ch0010 0011=23h01b1CPU1260010 1101=2dh0101 0010=52h10bCPU2270101 1100=5ch0010 0011=23h11b70CPU1280010 1110=2eh0101 0001=51h00bCPU2290110 0011=63h0001 1100=1ch01b1CPU1300010

19、 1110=2eh0101 0001=51h10bCPU2310110 0011=63h0001 1100=1ch11b80CPU1320011 0011=33h0100 1100=4ch00bCPU2330110 0101=65h0001 1010=1ah01b1CPU1340011 0011=33h0100 1100=4ch10bCPU2350110 0101=65h0001 1010=1ah11b90CPU1360011 0101=35h0100 1010=4ah00bCPU2370110 0110=66h0001 1001=19h01b1CPU1380011 0101=35h0100

20、1010=4ah10bCPU2390110 0110=66h0001 1001=19h11b24.5数据帧定义表 9 数据帧类型定义类型功能说明传输类型DB0DB7数据格式01h列控主机轨道电路，同步帧广播无数据09h列控主机轨道电路，编码数据帧多址见表 10表 140Ah轨道电路列控主机，状态数据帧多址见表 15表 1724.5.1列控主机轨道电路，编码数据帧，0x0924.5.1.1共5帧，总字节为59个，有效字节34个。表 10 编码数据帧第1帧数据B7B6B5B4B3B2B1B0DB0主轨道载频编码1小轨道载频编码1DB1预留主轨道低频编码1DB2预留小轨道低频编码1DB3主轨道载频编

21、码2小轨道载频编码2DB4预留主轨道低频编码2DB5预留小轨道低频编码2DB6主轨道载频编码3小轨道载频编码3DB7预留主轨道低频编码3注：1、CPU1载频编码，使用4位表示，具体定义见表 20，其它码为无效码2、CPU1低频编码：使用6位表示，具体定义见表 20，其它码为无效码3、CPU2载频编码：使用4位表示，为CPU1编码的反码，其它码为无效码4、CPU2低频编码：使用6位表示，为CPU1编码的反码，其它码为无效码5、CPU1的预留为0，CPU2的预留也取反码为1表 11 编码数据帧第2帧数据B7B6B5B4B3B2B1B0DB0预留小轨道低频编码3DB1主轨道载频编码4小轨道载频编码4

22、DB2预留主轨道低频编码4DB3预留小轨道低频编码4DB4主轨道载频编码5小轨道载频编码5DB5预留主轨道低频编码5DB6预留小轨道低频编码5DB7主轨道载频编码6小轨道载频编码6注：表 12 编码数据帧第3帧数据B7B6B5B4B3B2B1B0DB0预留主轨道低频编码6DB1预留小轨道低频编码6DB2主轨道载频编码7小轨道载频编码7DB3预留主轨道低频编码7DB4预留小轨道低频编码7DB5主轨道载频编码8小轨道载频编码8DB6预留主轨道低频编码8DB7预留小轨道低频编码8注：表 13 编码数据帧第4帧数据B7B6B5B4B3B2B1B0DB0主轨道载频编码9小轨道载频编码9DB1预留主轨道低

23、频编码9DB2预留小轨道低频编码9DB3主轨道载频编码10小轨道载频编码10DB4预留主轨道低频编码10DB5预留小轨道低频编码10DB6预留（注：从本字节起CPU2均不取反码）DB7数据包序号（递增1）注：表 14 编码数据帧第5帧数据B7B6B5B4B3B2B1B0DB0CRC低字节DB1CRC高字节DB2DB3DB4DB5DB6DB7注：1、 16位CRC生成多项式为X16+X12+X5+X0，初始值为0，低位字节在前。24.5.2轨道电路列控主机，状态数据帧，0x0A24.5.2.1共3帧，总字节为39个，有效字节24个。表 15 状态数据帧第1帧数据B7B6B5B4B3B2B1B0D

24、B0轨道区段1小轨道状态（主）轨道区段1主轨道状态（主）DB1轨道区段2小轨道状态（并）轨道区段2主轨道状态（并）DB2轨道区段2小轨道状态（主）轨道区段2主轨道状态（主）DB3轨道区段1小轨道状态（并）轨道区段1主轨道状态（并）DB4轨道区段3小轨道状态（主）轨道区段3主轨道状态（主）DB5轨道区段4小轨道状态（并）轨道区段4主轨道状态（并）DB6轨道区段4小轨道状态（主）轨道区段4主轨道状态（主）DB7轨道区段3小轨道状态（并）轨道区段3主轨道状态（并）注：1、 CPU1轨道继电器状态，使用4位表示，参见表 18。2、 CPU2轨道继电器状态，使用4位表示，为CPU1编码的反码。3、 轨道

25、电路接收设备每盒可以处理两个轨道区段的信号。4、 CPU1和CPU2数据与运算规则 CPU1 CPU2 结果 占用 占用 占用 空闲 占用 占用 占用 空闲 占用 空闲 空闲 空闲5、 主并两盒数据或运算规则主 并 结果占用 占用 占用空闲 占用 空闲占用 空闲 空闲空闲 空闲 空闲占用 故障 占用空闲 故障 空闲故障 占用 占用故障 空闲 空闲故障 故障 占用表 16 状态数据帧第2帧数据B7B6B5B4B3B2B1B0DB0轨道区段5小轨道状态（主）轨道区段5主轨道状态（主）DB1轨道区段6小轨道状态（备）轨道区段6主轨道状态（备）DB2轨道区段6小轨道状态（主）轨道区段6主轨道状态（主）DB3轨道区段5小轨道状态（备）轨道区段5主轨道状态（备）DB4轨道区段7小轨道状态（主）轨道区段7主轨道状态（主）DB5轨道区段8小轨道状态（备）轨道区段8主轨道状态（备）DB6轨道区段8小轨道状态（主）轨道区段8主轨道状态（主）DB7轨道区段7小轨道状态（备）轨道区段7主轨道状态（备）注：表 17 状态数据帧第3帧数据B7B6B5B4B3B2B1B0DB0轨道区段9小轨道状态（主）轨道区段9主轨道状态（主）DB1轨道区段10小轨道状态（备）轨道区段10主轨道状态（备）DB2轨道区段10小轨道状态（主）轨道区段10主轨道状态（主）DB3