MAX双通道插值滤波DAC.docx

1、MAX双通道插值滤波DACMAX双通道插值滤波DAC 作者： 日期： MAX5895双通道插值滤波DACMAX5895可编程内插调制、500Msps、双路数模转换器(DAC)具有极佳的动态性能，优化于高性能、宽带、单载波和多载波传输应用。该器件内部集成了2倍/4倍/8倍可选的插值滤波器、数字正交调制器和双路16位高速DAC。在30MHz输出频率和500Msps刷新速率下，频带内SFDR为88dBc，功耗仅为1.1W。在61.44MHz输出频率时，该器件为四载波WCDMA提供71dB的ACLR。 可选择的插值滤波器允许较低的输入数据率，同时利用DAC的高刷新速率。这些线性相位插值滤波器降低了对重

2、建滤波器的要求，并改善了通带动态性能。独立的失调和增益编程能力使用户能够校准本振(LO)馈通，以及由模拟正交调制器产生的旁瓣抑制误差。 MAX5895具有fIM/4数字镜频抑制调制器，该调制器产生的正交调制IF信号可送至模拟I/Q调制器完成上变频。数字调制器的另一调制模式可将信号变频到fIM/2或fIM/4镜频对儿。 MAX5895具有标准1.8V CMOS、3.3V容限的数据输入总线，易于实现接口连接。通过3.3V SPI接口实现模式配置。可编程模式包括：2倍/4倍/8倍可选择的插值滤波器，fIM/2、fIM/4或无数字正交调制(具有镜频抑制)，通道增益和失调调节，以及偏移二进制或二进制补码

3、数据接口。1.关键特性（1）71dB ACLR (fOUT = 61.44MHz) (四载波WCDMA) （2）满足多载波UMTS、cdma2000、GSM频谱模板(fOUT = 122MHz) （3）fOUT = 16MHz时，噪声谱密度 = -158dBFS/Hz （4）工作于低IF (10MHz)时，92dBc SFDR 工作高低IF (50MHz)时，90dBc SFDR （5）低功耗：511mW (fCLK = 100MHz) （6）用户可设置：2倍、4倍或8倍插值滤波器、 99dB的阻带抑制、可选择实数或复数调制模式 、可选择调制器LO频率：关断、fIM/2或fIM/4 、可选择的

4、输出滤波器：低通或高通 （7）通道增益和失调调节2.应用/使用模拟正交调制系统、基站，3G多载波UMTS、CDMA和GSM宽带电缆基本结构，宽带无线发送器，仪表与自动测试设备(ATE)3.简图4.电气特性DVDD1.8= AVDD1.8=1.8V，AV CLK= AVDD3.3= DVDD3.3= 3.3V，调制器关闭，2倍插值，DATACLK输入模式，双portmode的，50双端输出，外部参考1.25V，TA= -40C至+85C，除非另有说明。典型值在T A= +25C，除非另有说明。）参数符号条件MIN TYP MAX单位数字电源电压DVDD1.81.71 1.8 1.89V数字I /

5、 O电源电压DVDD3.33.0 3.3 3.6V时钟电源电压AVCLK3.1 3.3 3.4V模拟电源电压AVDD3.33.1 3.3 3.4V模拟电源电流IAVDD3.3FCLK =250MHz的2倍插值，0dBFS FOUT =10MHz时，DATACLK输出模式 110 130ma数字电源电流IDVDD1.8FCLK =250MHz的2倍插值，0dBFSFOUT =10MHz时，DATACLK输出模式 225 250ma数字I / O电源电流IDVDD3.3FCLK =250MHz的2倍插值，0dBFSFOUT =10MHz时，DATACLK输出模式 21 32ma5.典型工作特性（D

6、VDD1.8= AVDD1.8=1.8V，AV CLK= AVDD3.3= DVDD3.3= 3.3V，调制器关闭，2倍插值，输出变压器耦合到50负载，TA= +25C，除非另有说明。）6. 引脚说明PIN名字功能1CLKP差分时钟输入同相2CLKN反相差分时钟输入3 4 5N.C.内部连接6 21 30 37DV DD1.8数字电源。接受1.71V至1.89V电源电压范围。绕道每个引脚接地，有一个0.1F电容尽可能靠近尽可能针7-12 15-20 22-25A15A0A-端口数据输入。双端口模式：I信道的数据输入。数据被锁存上升/下降沿（可编程）DATACLK。单端口模式：I信道和Q信道数据

7、的输入，与SELIQ13 44DVDD3.3CMOS I/ O电源。接受3.0V至3.6V供电范围。绕道每个引脚与地0.1F电容尽可能靠近尽可能针。14DATACLKI信道的数据输入。数据被锁存上升/下降沿（可编程）DATACLK26SELIQ/B15选择I / Q通道输入或B-端口MSB输入。单端口模式：如果SELIQ=低，数据被锁存到Q通道上的上升/下降沿（可编程）DATACLK。，如果SELIQ=高，数据被锁存到I通道上的上升/下降沿（可编程）DATACLK。双端口模式：Q通道MSB INPU27DATACLK/B14替代DATACLK输入/输出或B端口14位输入。单端口模式：见DATA

8、CLK模式部分细节。双端口模式：Q信道的14位输入。如果未使用连接到GND28 29 31-36 38-43B13B0B-端口数据位13-0。双端口模式：Q通道输入。数据锁存DATACLK边缘上升/下降沿（可编程）。单端口模式：连接到GND。45SDO串行端口的数据输出46SDI串行端口数据输入47SCLK串行口的时钟输入。 SDI上的数据在SCLK的上升沿被锁存48CS串行端口接口选择。驱动CS低，使串行端口接口49RESET复位输入。设置电复位低50REFIO参考输入/输出。一个1F电容旁路至地尽量靠近引脚为p51DACREF电流设置电阻器的返回路径。对于20mA满量程输出电流，一个2k重

9、新连接FSADJ和DACREF之间。内部连接到GND52FSADJ电流设置电阻器的返回路径。对于20mA满量程输出电流，一个2k重新连接FSADJ和DACREF之间。内部连接到GND53 67AVDD1.8模拟电源低。接受1.71V至1.89V电源电压范围。绕道每个引脚GND瓦特一个0.1F电容尽可能靠近尽可能针54 56 59 61 64 66GND地55 60 65AVDD3.3模拟电源。接受一个3.135V到3.465V供电范围内。绕道每个引脚与GND0.1F电容尽可能靠近尽可能针。57OUTQNQ通道反相差分电流输出DAC58OUTQPQ通道同相微分电流输出DAC62OUTINI-通道

10、反相差分电流输出DAC63OUTIP同相I-通道差分电流输出DAC68AV CL时钟电源。接受一个3.135V到3.465V供电范围内。一个0.1F旁路至地 _EP裸露焊盘。必须连接到GND通过一个低阻抗路径7. 功能框图8. 详细说明 MAX5895双，500Msps的，高速，16位，电流租金输出DAC提供了卓越的性能通信系统要求低失真模拟日志信号重建。 MAX5895结合了两种DAC内核8x/4x/2x/1x可编程数字间插值滤波器，数字正交调制器，一个SPI兼容的串行接口编程设备，和一个片上1.20V参考。满量程输出电流范围可编程2mA至20mA至优化功耗和增益控制。每个通道包含三个可选内

11、插滤波器MAX5895能够1X，2X，4X，8X机制作插值，允许低投入和高出来放的数据传输速率。当工作在8x插值模式下，内插器增加了DAC转换速率的8倍，提供八倍重建的增加之间的分离波形频谱和第一形象MAX5895接受要么两个补码或偏移二进制输入数据格式和可以操作无论是从单个或双端口输入总线，AX5895包括在f IM / 2，其中f IM andfIM/4的调制模式是数据速率的调制在输入器。如果2个内插时，该数据速率的2倍的输入的数据速率。如果使4倍或8倍的内插，这样的数据传输速率是4倍的输入数据速率。掉电模式可以用来关闭每个DAC的输出电流或整个数字部分。两个DAC编程进入掉电同时ousl

12、y会自动断电数字插补荡器过滤器。注意：SPI部分始终是积极的。MAX5895的模拟和数字部分独立的电源输入（AVDD3.3，AV为DD1.8，AVCLK，DVDD3.3，和DVDD1.8），减少噪音从一电源耦合到其他。9. 数字调制器MAX5895具有数字调制在频率为f的IM/2和f IM / 4，其中f IM是上面的数据传输速率输入到调制器。 f IM等于DACIN f1倍，2倍和4倍插补模式。在8x插值模式，F IM等于f DAC/2。该调制器的输出速率是总是相同的输入数据速率的调制器，FIM在复杂的调制模式中，数据从第二内插滤波器的频率与芯片上的混合的同相和正交（I / Q）本地振荡器（

13、LO）。复杂的调制提供了形象的利益当与外部相结合的边带抑制常用的正交调制器中的无线通讯systems.In FLO= FIM/4模式，实数或复数调制被使用。调制器连续输入数据相乘样品由序列1，0，-1，0为为cos（T）。该调制器调制的输入信号到f IM创建图像上下左右f IM/ 4，外接未来LO罪（T）实现延迟COS（T）一个时钟周期序列。使用复杂的调制，复杂，如果产生。如果结合的复杂与外部的正交调制器提供图像排斥反应。的LO的标识可以被更改，以允许用户选择的上部或下部图像是否应拒绝。 当FIM/2被选择作为本振频率，输入信号乘以-1，1在两个通道上。这种duces图像绕f IM / 2。复

14、杂的图像拒绝的调制方式，不提供此LO频率的调制器的输出可以表示为：Alpha在复杂的调制对于真正的调制，输出调制器CA可以表示为：10. 器件复位11.应用信息系统设计师需要考虑采取DAC高性能应用的频率规划期间阳离子。适当的频率规划可以确保达到最佳的系统性能。该MAX5895旨在提供出色的动态每跨宽的带宽性能，要求通信系统，特别是，multicar载波应用。所有DAC，某些组合输出频率和更新速率产生更好的其他性能比。谐波通常向下折叠成频带间估具体而言，如果DAC输出的频率接近到f S/ N，M个谐波的输出信号。因此，如果N（M +1），第M次谐波将接近输出频率的。电流导引DAC SFDR性能

15、往往占主导地位的三阶谐波失真。如果这是一个问题，将输出在不同的频率的信号F S /4以外应该是considered.Common插DAC附近的图像划分的时钟。在4倍内插DAC配置这适用于F S /4和f S / 2左右的图像。在DAC为8x插值配置适用于图像F S /8，F S/ 4，和f S/ 2左右。大多数的这些图像是不带内的数据（0到f/ 2）SFDR规范的一部分虽然他们是一个波段的代价（DATA/2 - 的fDAC/2）SFDR和依赖关系 DATACLK DAC更新时钟（见数据时钟部分）。当指定输出重建结构以外的基带信号的滤波器，这些图像不应该被忽略。数据时钟 MAX5895具有同步允

16、许DATACLK和任意相位对齐CLKP/ CLKN的。该DATACLK导致内部切换在MAX5895 DATACLK之间的相位（输入模式）CLKP/ CLKN将影响图像DATACLK。达到最佳的镜像抑制时与下降沿对准DATACLK转CLKP边缘。图像的水平附近的DATACLK DATACLK函数（输入模式）在500Msps的的CLKP/ CLKN阶段的，一个4x插值10MHz时，6dBFS输出信号时钟接口 AX5895具有一个灵活的差分时钟输入（CLKP，CLKN）用单独的电源（AV CLK）达到最佳的抖动性能。它采用了超低抖动的时钟，以达到所需的噪声密度。时钟抖动必须小于0.5psRMSto满

17、足指定的噪声密度。出于这个原因，CLKP/ CLKN输入源必须精心设计。差分时钟（CLKN CLKP）输入可以驱动赎罪GLE-端或差分时钟源。差动时钟驱动器是必需的，以达到最佳的动态从DAC的性能。对于单端歌剧，推动CLKP一个低噪声源，并绕过CLKN到GND与0.1F电容。CLKP和CLKN引脚在内部偏置2 AVCLK。这允许用户进行AC耦合，时钟无需外部电阻器直接连接到设备的来源定义的DC电平。 CLKP的输入电阻CLKN是5k的。 输出接口 输出的MAX5895互补电流（OUTIP，OUTIN）的（OUTQP OUTQN），可以利用在差分配置。负载电阻器将出这两输出电流转换成一个差分输出

18、内建电场差分输出之间OUTIP（OUTQP）和OUTIN（OUTQN）可以被转换为一个单端使用变压器或一个差分放大器的输出。显示了一个典型的基于变压器产生的IF输出信号的应用电路。在这种配置中，MAX5895工作在差分模式，从而降低偶次谐波，并增加了可用的输出功率。密切安泰信 - tion变压器磁芯饱和特性当选择一个变压器。变压器铁芯饱和度可以引入强大的二次谐波失真，特别是在低输出频率和高信号振幅。建议连接跨前中心抽头接地。如果不使用时，变压器的输出必须有一个到地的电阻终止。示出了MAX5895输出，其被配置为差分DC耦合模式。直流耦合配置可用于由于高通滤波器消除波形失真效果。应用范围包括通信

19、系统采用模拟正交上变频器和必需参数ING基带I/ Q合成一个高速DAC。如果单端DC耦合单极输出DESIR能够OUTIP（OUTQP）应选择为外放，OUTIN（OUTQN）连接到地面。使用MAX5895单端输出，不建议因为它引入了额外的噪声和失真。的DAC的失真性能还取决于上的负载阻抗。 MAX5895优化一个50双终止。它可以被用来与一个中所示的输出，或只是一个25从每个输出电阻接地，一个50电阻器的输出之间（图17）。更高输出税款电阻器也可以使用，只要每个输出电压不超过+1 V相对于GND，但上面的退化的失真性能和成本增加输出噪声电压。12. 电源供应器，旁路，去耦，和布局 接地和电源去耦

20、强烈影响ENCE MAX5895性能。不需要的数字串音可以通过输入，参考电源和接地连接，从而可以影响动态规格像信号噪声比或无杂散动态范围。此外，电磁干扰（EMI）可以是产生的MAX5895。观察接地和电源去耦指引为高高速，高频率的应用。按照电供应和过滤器的配置准则，以实现最佳的动态性能。使用多层PCB，独立的地面和电源平面，跑高速信号线直接地平面以上。由于MAX5895有独立的模拟和数字部分，PCB应包括单独的模拟和数字地面秒只在一个点连接三个平面上的蒸发散根据MAX5895裸露焊盘。运行数字数字地平面以上的信号以上的模拟/时钟地面的模拟/时钟信号平面。保持数字信号远离敏感模拟输入，参考线和时钟输入实用的。使用对称设计的时钟输入，并模拟输出线，以最大限度地减少第二次谐波失真分量，从而优化动态性能的DAC。保持数字信号路径短，运行长度匹配，以避免传播延迟和数据偏斜不匹配。MAX5895需要五个独立的电源输入的模拟（AVDD1.8和AVDD3.3），数字（DVDD1.8 DVDD3.3），时钟电路（AV CLK）。每一个单独的电源电压引脚去耦0.1F电容尽可能靠近器件用最短的连接到相应的地平面。模拟和数字负载最小化电容优化操作。电源电压在他们进入点的印刷电路板电解电容。铁氧体磁珠额外的去耦电容，形成一个型网络工作也可以提高性能。13. 引脚配置