半导体工艺要点精.docx

1、半导体工艺要点精半导体工艺要点1、什么是集成电路通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能2、集成电路设计与制造的主要流程框架设计-掩模板-芯片制造-芯片功能检测-封装-测试3、集成电路发展的特点特征尺寸越来越小硅圆片尺寸越来越大芯片集成度越来越大时钟速度越来越高电源电压/单位功耗越来越低布线层数/I/0引脚越来越多4、摩尔定律集成电路芯片的集成度每三年提高4倍，而加工特征尺寸(多晶硅栅长)缩小倍，这就是摩尔定5、集成电路分类6、半导体公司中芯国际集成电路

2、制造有限公司（SMIC）上海华虹(集团)有限公司上海先进半导体制造有限公司台积电(上海)有限公司上海宏力半导体制造有限公司 TI 美国德州仪器7、直拉法生长单晶硅直拉法法是在盛有熔硅或锗的坩埚内，引入籽晶作为非均匀晶核，然后控制温度场，将籽晶旋转并缓慢向上提拉，晶体便在籽晶下按籽晶的方向长大。1.籽晶熔接: 加大加热功率，使多晶硅完全熔化，并挥发一定时间后，将籽晶下降与液面接近，使籽晶预热几分钟，俗称“烤晶”，以除去表面挥发性杂质同时可减少热冲击2.引晶和缩颈：当温度稳定时，可将籽晶与熔体接触。此时要控制好温度，当籽晶与熔体液面接触，浸润良好时，可开始缓慢提拉，随着籽晶上升硅在籽晶头部结晶，这

3、一步骤叫“引晶”，又称“下种”。“缩颈”是指在引晶后略为降低温度，提高拉速，拉一段直径比籽晶细的部分。其目的是排除接触不良引起的多晶和尽量消除籽晶内原有位错的延伸。颈一般要长于20mm3.放肩：缩颈工艺完成后，略降低温度，让晶体逐渐长大到所需的直径为止。这称为“放肩”。在放肩时可判别晶体是否是单晶，否则要将其熔掉重新引晶。单晶体外形上的特征棱的出现可帮助我们判别，方向应有对称三条棱，方向有对称的四条棱。4.等径生长：当晶体直径到达所需尺寸后，提高拉速，使晶体直径不再增大，称为收肩。收肩后保持晶体直径不变，就是等径生长。此时要严格控制温度和拉速不变。5.收晶：晶体生长所需长度后，拉速不变，升高熔

4、体温度或熔体温度不变，加快拉速，使晶体脱离熔体液面。8、直拉法的两个主要参数：拉伸速率，晶体旋转速率 悬浮区熔法倒角是使晶圆边缘圆滑的机械工艺9、外延层的作用EpitaxyPurpose1、Barrier layer for bipolar transistor2、Reduce collector resistance while keep high breakdown voltage.3、Improve device performance for CMOS and DRAM because much lower oxygen,4、carbon concentration than the

5、wafer crystalEpitaxy application,bipolar transistorEpitaxy application, CMOS10、气相外延（CVD）：在气相状态下，将半导体材料淀积在单晶片上，使它沿着单晶片的结晶轴方向生长出一层厚度和电阻率合乎要求的单晶层，这一工艺称为气相外延液相外延（LCD）是将溶质放入溶剂,并在一定温度下成为均匀溶液，然后使溶液在衬底上逐渐冷却，当超过 饱和点后，便有固体析出，而进行晶体生长。以GaAs为例，是以Ga为溶剂，As为溶质溶解成溶液，布在衬底上，使之缓慢冷却，当溶液超过 饱和点时，衬底上 便析出GaAs而生成晶体。金属有机物气相沉积

6、（MOCVD） ：采用族，族元素的有机化合物和族，族元素的氢化物作为晶体生长的源材料，以热分解的方式在衬底上进行外延生长的方法 分子束外延（MBE）：在超高真空条件下，用分子束输运生长源进行外延生长的方法化学束外延（CBE）: 用气态源进行MBE生长的方法 蒸发（evaporation）：在真空中，通过加热使金属、合金或化合物蒸发，然后凝结在器件表面上的方法 溅射（Sputtering）：利用高速正离子轰击靶材（阴极），使靶材表面原子以一定能量逸出，然后在器件表面沉积的过硅外延生长1.外延不同的分类方法以及每种分类所包括的种类按外延层性质：同质外延，异质外延按电阻率：正外延，反外延按生长方法：

7、直接外延，间接外延按相变过程：气相，液相，固相外延2.硅气相外延分类，硅气相外延原料SiH4, SiH2CL2,(直接分解)SiHCL3,SiCL4，H2（氢还原法）3.用SiCL4外延硅的原理以及影响硅外延生长的因素以及优点基本原理：SiCL4+2H2=Si+4HCLSiCL4浓度，温度，气流速度,衬底晶向在电阻率极低的衬底上生长一层高电阻率外延层，器件制做在外延层上，高电阻的外延层保证管子有高的击穿电压，低电阻率的衬底又降低了基片的电阻，降低了饱和压降，4.硅的异质外延有哪两种在蓝宝石，尖晶石衬底上的SOS(Silicon On Sapphire, Silicon On Spinel)外延

8、生长在绝缘衬底上进行的SOI(Silicon On Insulator)外延生长5.什么是同质外延,异质外延,直接外延,间接外延同质外延；衬底与外延层是同种材料异质外延；衬底与外延层是不同材料直接外延；用物理方法（加热，电场，离子轰击）将生长材料沉淀到衬底表面间接外延；用化学反应在衬底上沉淀外延层6.什么是自掺杂?外掺杂?抑制自掺杂的途径有哪些自掺杂：在外延生长过程中，衬底中的杂质进入气相中，再次掺入外延层的现象外掺杂：杂质不是来源于衬底，由人为控制的掺杂方式途径；减少杂质从衬底溢出 采用减压生长技术外延的定义Sio2做掩埋层的原因，杂质在sio2中扩散速率远远小于在si中的扩散速率液相外延是

9、将溶质放入溶剂,并在一定温度下成为均匀溶液，然后使溶液在衬底上逐渐冷却，当超过 饱和点后，便有固体析出，而进行晶体生长。以GaAs为例，是以Ga为溶剂，As为溶质溶解成溶液，布在衬底上，使之缓慢冷却，当溶液超过 饱和点时，衬底上 便析出GaAs而生成晶体。介电强度衡量材料耐压能力大小的，单位是V/cm，表示单位厚度的SiO2所能承受的最大击穿电压介电常数，高K，低K高K：MOS器件中电介质要求具有较大的介电常数，栅氧化层电容要大，1、减小电容器的体积和重量 2、增大电荷容量提高电学性能低K:器件和衬底间的寄生电容要小SiO2在集成电路制造中的用途1.扩散，离子注入的(有时与光刻胶、Si3N4层

10、一起使用) 掩蔽层（阻挡，屏蔽层不准确）2.器件表面保护和钝化层3.MOS器件的组成部分栅介质4.电容介质5.器件隔离用的绝缘层6.多层布线间的绝缘层Gate oxide and capacitor dielectric in MOS devicesIsolation of individual devices (STI)Masking against implantation and diffusionPassivation of silicon surface集成电路的隔离有PN结隔离和介质隔离两种,SiO2用于介质隔离.，漏电流小,岛与岛之间的隔离电压大,寄生电容小STI(Shallow

11、 Trench Isolation)热氧化分为干氧氧化、湿氧氧化、水气氧化以及掺氯氧化、氢氧合成等热氧化化学反应虽然非常简单，但氧化机理并非如此，因为一旦在硅表面有二氧化硅生成，它将阻挡O原子与Si原子直接接触，所以其后的继续氧化是O原子通过扩散穿过已生成的二氧化硅层，向Si一侧运动到达界面进行反应而增厚的通过一定的理论分析可知，在初始阶段氧化层厚度(X)与时间(t)是线性关系，而后变成抛物线关系。通常来说，小于1000埃的氧化受控于线性机理。这是大多数MOS栅极氧化的范围。无论是干氧或者湿氧工艺，二氧化硅的生长都要消耗硅，如图所示。硅消耗的厚度占氧化总厚度的0.44，这就意味着每生长1m的氧

12、化物，就有0.44m的硅消耗（干、湿氧化略有差别）。快速退火技术(RTP技术) Rapid Thermal Processing 优点:1.杂质浓度不变,并100%激活.2.残留晶格缺陷少,均匀性和重复性好.3.加工效率高,可达200300片/h. 4.设备简单,成本低.5.温度较高(1200)，升温速度较快(75200 /sec)6.掺杂物的扩散最小化快速加热工艺主要是用在离子注入后的退火，目的是消除由于注入带来的晶格损伤和缺陷目前的栅氧化层厚度大概在3nm左右退火（Annealing） 实际上这个工艺主要是针对离子注入的原 理：利用热能（Thermal Energy），将物体内产生内应力的

13、一些缺陷加以消除。所施加的能量将增加晶格原子及缺陷在物体内的振动及扩散，使得原子的排列得以重整离子注入过程是一个非平衡过程，高能离子进入靶后不断与原子核及其核外电子碰撞，逐步损失能量，最后停下来。停下来的位置是随机的，一部分不在晶格上，因而没有电活性 ,需要退火激活不在晶格位置而在晶格间隙的杂质离子;同时修复晶格注入损伤主要的退火制程有：1.后离子注入（Post Ion Implantation）；2.金属硅化物（Silicide）的退火。主要硅化金属材料有：WSix, TiSi2（用于Salicide制程）, MoSi2, CoSi2等。退火后，金属硅化物电阻率可降到只有原来的10%。3.B

14、PSG硼磷硅玻璃（Boro phospho silicate Glass）二氧化硅原有的有序网络结构由于硼磷杂质（B2O3，P2O5）的加入而变得疏松，在高温条件下某种程度上具有像液体一样的流动能力（Reflow）。因此BPSG薄膜具有卓越的填孔能力，并且能够提高整个硅片表面的平坦化，从而为光刻及后道工艺提供更大的工艺范围4.SOG（Spin-On Glass）旋涂式玻璃1.局部氧化隔离法隔离(LOCOS-local oxidation of silicon)传统的0.25m工艺以上的器件隔离方法是硅的局部氧化。它利用了氧在Si3N4中扩散非常缓慢的性质，从而使得被氮化硅覆盖的硅层在氧化过程中

15、极难生成氧化物。氮化硅将作为氧化物阻挡层保持不变杂质在氮化硅中的扩散系数小于在二氧化硅中的衬垫氧化层的作用1缓冲氮化硅的高应力张力2预防应力产生硅的缺陷鸟嘴效应对工艺的影响1二氧化硅内部的横向扩散引起的2在氮化硅层下生长3鸟嘴”区属于无用的过渡区，既不能作为隔离区，也不能作为器件区，浪费许多硅表面区域，这对提高集成电路中的集成度极其不利4局域氧化层的高度对后道工艺中的平坦化也不利，影响光刻制程和薄膜沉积抑制鸟嘴效应，最普遍的方法就是多晶硅缓冲PBL(poly buffered LOCOS)制程。使用一层多晶硅(500A)来缓冲氮化硅的应力，这样，衬垫氧化层的厚度就能从大约500减小到100A，

16、这样就可以大大减少氧化物的侵入。2.浅沟槽隔离(STI-Shallow trench isolation)浅沟槽隔离(STI)是一种全新的器件隔离方法，它可以在全平坦化的条件下使“鸟嘴”区宽度接近于零，目前已成为0.25m以下集成电路生产过程中的标准器件隔离技术STI技术中的主要绝缘材料是淀积氧化物先进的STI : 使用高密度电浆 CVD 沉积USG（Un-doped Silicate Glass）非掺杂硅（酸盐）玻璃，减小了横向扩散掺杂工艺:热扩散法掺杂（diffusion） 离子注入法掺杂(ion implant) 横向扩散直接影响了结电容，当使用较小的图形尺寸时，扩散掺杂会造成相邻接面短

17、路热扩散通常分三个步骤进行：1预淀积（predeposition）也称预扩散目的是为了控制杂质总量，即形成一层较薄但具有较高浓度的杂质层2推进（drive in）也称主扩散，或叫再分布目的为了控制表面浓度和扩散深度3激活（activation）稍微升高温度，使杂质原子与晶格中的硅原子键合。此过程激活了杂质原子，改变了硅的电导率扩散参数测量主要指扩散薄层电阻、扩散结深的测量扩散薄层电阻，又称方块电阻，数值反应出硅中所掺杂质总量1.方块电阻定义：如果扩散薄层为一正方形，其长度（边长）都等于L,厚度就是扩散薄层的深度（结深），在单位方块中，电流从一侧面流向另一侧面所呈现的电阻值，就称为薄层电阻，又称

18、方块电阻，单位是?/根据RL/S，得RS= L/Lxj= /xj方块电阻与方块的尺寸无关,仅与扩散结深(扩散薄层的深度:扩散形成的pn结的深度)xj及杂质浓度有关薄层电阻的大小直接反映了扩散入硅内部的净杂质总量，方块电阻越小,掺杂的杂质总量越大;方块电阻越大,掺杂的杂质总量越小q 电荷，? 载流子迁移率，n 载流子浓度，Q：从表面到结边界这一方块薄层中，单位面积上杂质总量 假定杂质全部电离，载流子浓度 = 杂质浓度 n = N 则： 一般用四探针法测出方块电阻Rs (sheet Resistance),结深的计算1、衬底杂质浓度NB2、表面杂质浓度Ns3、扩散时间t4、扩散系数D在集成电路中金

19、属薄膜主要用于1.欧姆接触（Ohmic Contact）2.肖特基接触（Schottky Barrier Contact）3.低阻栅电极（Gate Electrode）4.器件间互联（interconnect）接触孔（contact）：指硅芯片内的器件与第一层金属层之间在硅表面的连接互连线（interconnect）：由导电材料，(如铝，多晶硅或铜)制成的连线将电信号传输到芯片的不同部分通孔（via）：通过各种介质层从某一金属层到相邻的另一金属层形成电通路的开口“填充薄膜”：是指用金属薄膜填充通孔，以便在两金属层之间形成电连接。层间介质（ILD:Inner Layer Dielectric ）

20、：是绝缘材料，它分离了金属之间的电连接。ILD一旦被淀积，便被光刻刻蚀成图形，以便为各金属层之间形成通路。用金属（通常是钨 W）填充通孔，形成通孔填充薄膜金属层和硅衬底的接触，既可以形成整流接触，也可以形成欧姆接触，主要取决于半导体的掺杂浓度及金半接触的势垒高度金属/半导体的两种接触类型：欧姆接触Ohmic Contact ：具有线性和对称的V-I特性，电路特性较好，且接触电阻很小；重掺杂肖特基接触SchottkyContact ：相当于理想的二极管；轻掺杂金属和硅接触的问题1.尖峰现象spiking problems硅不均匀溶解到Al中，并向Al中扩散，硅片中留下空洞 ,Al填充到空洞,引起

21、短路解决办法1在Al中掺入1-2% Si以满足溶解性2利用扩散阻挡层( Diffusion Barrier )，常用扩散阻挡层：TiN, TiW，较好的方法是采用阻挡层, Ti 或 TiSi2有好的接触和黏附性,TiN 可作为阻挡层2铝的电迁移当直流电流流过金属薄膜时，导电电子与金属离子将发生动量交换，使金属离子沿电子流的方向迁移，这种现象称为金属电迁移后果：电迁移会使金属离子在阳极端堆积，形成小丘或晶须，造成电极间短路，在阴极端由于金属空位的积聚而形成空洞，导致电路开路 解决方法：1采用Al-Cu或Al-Si-Cu（硅1.22，铜24）合金。2铜原子在多晶状Al的晶粒边界处分凝，阻止Al原子

22、沿晶粒边界的运动。3优化版图设计，降低电流密度由于ULSI组件密度的增加，互连电阻和寄生电容也会随之增加，从而降低了信号的传播速度。减小互连电阻可通过用铜取代铝作为基本的导电金属而实现。对于亚微米的线宽，需要低K值层间介质（ILD）。通过降低介电常数来减少寄生电容IC互连金属化引入铜的优点1.电阻率的减小：互连金属线的电阻率减小可以减少信号的延迟，增加芯片速度。2.功耗的减少：减小了电阻，降低了功耗。3.更高的集成密度：更窄的线宽，允许更高密度的电路集成，这意味着需要更少的金属层。4.良好的抗电迁移性能：铜不需要考虑电迁徒问题。5.更少的工艺步骤：用大马士革方法处理铜具有减少工艺步骤20 to

23、 30 %的潜力用铜作为半导体互连主要涉及三个方面的挑战1.铜快速扩散进氧化硅和硅，一旦进入器件的有源区，将会损坏器件。 2.应用常规的等离子体刻蚀工艺，铜不能容易形成图形。干法刻蚀铜时，在它的化学反应期间不产生挥发性的副产物，而这对于经济的干法刻蚀是必不可少的。 3.低温下（200）空气中，铜很快被氧化，而且不会形成保护层阻止铜进一步氧化Polycide和Salicide则是分别指对着不同的形成Silicide的工艺流程Silicide就是金属硅化物，硅化物是一种具有热稳定性的金属化合物，并且在硅/难熔金属的分界面具有低的电阻率。在硅片制造业中，难熔金属硅化物是非常重要的，因为为了提高芯片性

24、能，需要减小许多源漏和栅区硅接触的电阻。在铝互连技术中，钛和钴是用于接触的普通难熔金属。什么叫做polycide和Salicide结构及工艺？他们的优点是什么？如何实现？Polycide一般是由silicide和poly si组成的多晶硅化物。优点在于：低的电阻，热稳定性好，好的化学稳定性，能与硅形成均匀一致的界面。实现：1.多晶硅的沉积和掺杂，PVD或者CVD沉积。2.金属硅化物沉积，PVD或者CVD沉积。3.热退火。4.栅掩模光刻5.RIE刻蚀6. S/D离子注入Salicide（Self Aligned Silicide）是自对准硅化物的简称。由于在优化超大规模集成电路的性能方面，需要进

25、一步按比列缩小器件的尺寸，因此在源/漏和第一金属层之间电接触的面积是很小的。这个小的接触面积将导致接触电阻增加。一个可提供稳定接触结构、减小源/漏区接触电阻的工艺被称为自对准硅化物技术。它能很好地与露出的源、漏以及多晶硅栅的硅对准。许多芯片的性能问题取决于自对准硅化物的形成Salicide: 它的生成比较复杂，先是完成栅刻蚀及源漏注入以后，以溅射的方式在POLY上淀积一层金属层（一般为 Ti,Co或Ni），然后进行第一次快速升温退火处理（RTA），使多晶硅表面和淀积的金属发生反应，形成金属硅化物。根据退火温度设定，使得其他绝缘层（ Nitride 或 Oxide）上的淀积金属不能跟绝缘层反应产

26、生不希望的硅化物，因此是一种自对准的过程(does not require lithographic patterning processes)。然后再用一种选择性强的湿法刻蚀（NH4OH/H2O2/H20或H2SO4/H2O2的混合液）清除不需要的金属淀积层，留下栅极及其他需要做硅化物的salicide。优点在于：1.自对准。2.s/d区寄生电阻大大减少3.栅层互联电阻减少，很好的界面，适合应用于短沟道器件。实现过程：1.自对准多晶硅生成，。2.绝缘介质沉积，RIE刻蚀形成侧墙。 3.S/D区形成4.磁控溅镀一层金属在整个晶片的表面5.低温快速热退火，使淀积的金属膜与源漏极的硅和栅极的多晶硅

27、反应，而形成金属硅化物6. 未参加反应的金属用湿法刻蚀加以去除。7.高温快速热退火，形成高电导的金属硅化区polycide:降低栅极电阻salicide：既能降低栅极电阻，又能降低源漏电阻 Cu的优势铜连线的电阻R比铝连线小。铜的电阻率为1.7/cm，铝的电阻率为3.1/cm 铜连线的寄生电容比铝连线小 铜比铝有更低耐电迁移性能，能承受更高的温度铜连线IC制造成本低铜连线的双镶嵌(dual damascene ) IC工艺，比铝连线IC工艺减少了约20一30的工序，特别是省略了腐蚀铝等难度较大的瓶颈工序 铜互连所面临的问题1铜的污染问题Cu是半导体的深能级杂质，对半导体中的载流子具有强的陷阱效

28、应Cu在SiO2介质中的扩散很快，从而使SiO2的介电性能严重退化2Cu引线的图形加工问题，大马士革结构与CMP技术相结合成功解决了Cu引线图形的加工问题3Cu在空气和低温下（200）易氧化，不能形成保护层来阻止自身的进一步被氧化和腐蚀电镀是完成铜互连线（Cu薄膜的沉积）的主要工艺局部平坦化的特点是在一定范围的硅片表面上实现平坦化，主要技术为旋涂玻璃（SOG）法。SOG是一种相当于SiO2的液相绝缘材料，通过类似涂胶的工艺，将其有效地填满凹槽以实现局部平坦化化学机械抛光法（ CMP-Chemical-Mechanical Polishing），是一种全面平坦化的技术Cu的双大马士革工艺流程（D

29、ual damascene）由于Cu不容易形成图形，粘附性不好，易氧化1、氮化硅或二氧化硅淀积 2、通孔光刻 3、部分通孔光刻 4、沟槽光刻 5、籽晶沉淀 6、Cu填充 8、Cu的CMP半导体薄膜：Si，GaAs介质薄膜: SiO2, BPSG, Si3N4,金属薄膜:Al, Cu 对薄膜的要求1、Uniform thickness across wafer, and wafer-to -wafer.每一硅片和硅片之间均匀性好2、Desired composition, low contaminates, good electrical and mechanical properties. 组

30、分正确，沾污少，电机械性能好3. Good step coverage (“conformal coverage”)台阶覆盖性好4. Good filling of spaces. 填充性好5. Planarized films . 平整性好 可以用深宽比来描述一个小间隙（如槽或孔）深宽比定义为间隙的深度和宽度的比值高深宽比间隙难淀积均匀厚度的膜APCVD示意图LPCVDPCVD 或PECVD：Plasma-enhanced CVD 等离子体增强化学气相淀积(PECVD)是指采用高频等离子体驱动的一种气相淀积技术，是一种射频辉光放电的物理过程和化学反应相结合的技术。该气相淀积的方法可以在非常低

31、的衬底温度下淀积薄膜，例如在铝(AL)上淀积Si02。工艺上PECVD主要用于淀积绝缘层。PEVCD PECVD通常是用来沉积SiO2 与Si3N4 等介电质薄膜CVD 过程中使用等离子体的好处1.更低的工艺温度 (250 450)；应用范围广2.对高的深宽比间隙有好的填充能力 (用高密度等离子体)；3.淀积的膜对硅片有优良的黏附能力；4.高的淀积速率；5.少的针孔和空洞，因为有高的膜密度；淀积SiO2的方法 硅烷法和TEOS法1、硅烷法：硅烷和氧反应2、TEOS法TEOS是正硅酸乙脂。分子式为Si(C2H5O) 4，室温下是一种液体。可以直接分解生成SiO2层，用TEOS分解法具有温度低，均匀性好，台阶覆盖优良、膜质量好等优点，另一种是通过TEOS与O2/O3反应，来得到SiO2。Si(OC2 H5)4+O2SiO2 +副产物，产物平整度很好，